CN210379035U - 一种基板和框架混合的三维系统级封装结构 - Google Patents
一种基板和框架混合的三维系统级封装结构 Download PDFInfo
- Publication number
- CN210379035U CN210379035U CN201920584305.XU CN201920584305U CN210379035U CN 210379035 U CN210379035 U CN 210379035U CN 201920584305 U CN201920584305 U CN 201920584305U CN 210379035 U CN210379035 U CN 210379035U
- Authority
- CN
- China
- Prior art keywords
- frame
- chip
- base plate
- substrate
- dimensional system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本实用新型涉及一种基板和框架混合的三维系统级封装结构，所述封装结构包括基板(5)，所述基板(5)上贴装有第一芯片(6)，所述第一芯片(6)上方设置有框架(7)，所述框架(7)背面贴装有第二芯片(8)，所述框架(7)外围的管脚(71)向下弯折，所述管脚(71)与基板(5)的焊盘相连接，所述第一芯片(6)、框架(7)和第二芯片(8)外围包封有塑封料(9)。本实用新型基板和框架上都可以贴装芯片，芯片的互连方式可以是焊线或者倒装，在设计上有很大的灵活性，且只需要一次包封，因此可以比传堆叠封装做的更薄。
Description
技术领域
本实用新型涉及一种基板和框架混合的三维系统级封装结构，属于半导体封装技术领域。
背景技术
目前的堆叠产品主要有两种方式：
第一种是普通堆叠产品，其结构是在芯片上面直接堆叠芯片，然后进行打线，然后再进行包封(如图1所示)。这种结构对顶层芯片有限制，顶层的芯片只能通过焊线和基板电性连接；
第二种是使用POP技术在塑封体之上堆叠封装(如图2所示)，由于是两个包封完成的封装体的堆叠，因此整体的封装尺寸会比较厚。
实用新型内容
本实用新型所要解决的技术问题是针对上述现有技术提供一种基板和框架混合的三维系统级封装结构，其基板和框架上都可以贴装芯片，芯片的互连方式可以是焊线或者倒装，在设计上有很大的灵活性，且只需要一次包封，因此可以比传堆叠封装做的更薄。
本实用新型解决上述问题所采用的技术方案为：一种基板和框架混合的三维系统级封装结构，它包括基板，所述基板上贴装有第一芯片，所述第一芯片上方设置有框架，所述框架背面贴装有第二芯片，所述框架外围的管脚向下弯折，所述管脚与基板的焊盘相连接，所述第一芯片、框架和第二芯片外围包封有塑封料。
优选的，所述框架正面贴装第三芯，所述第一芯片、框架、第二芯片和第三芯片均包封于塑封料内。
优选的，所述框架采用蚀刻或半蚀刻方式形成图形。
优选的，所述框架的凸出部裸露于塑封料表面。
与现有技术相比，本实用新型的优点在于：
1、本实用新型采用基板和框架的混合封装结构，芯片种类没有限制，贴装在基板和框架上的芯片可以用倒装或者焊线的方式互连；
2、本实用新型采用基板和框架的混合封装结构，只需要一次包封，是整个封装体，可以降低产品总厚度，而且不用考虑常规堆叠封装体之间的电性连接问题；
3、本实用新型采用基板和框架的混合封装结构，由于基板可以进行布线，框架也可以按需求进行设计，框架的正反面都可以贴装芯片或元器件，因此具有很强的扩展性和灵活性。
附图说明
图1为现有普通堆叠产品的结构示意图。
图2为现有POP产品的结构示意图。
图3为本实用新型一种基板和框架混合的三维系统级封装结构实施例1的示意图。
图4为本实用新型一种基板和框架混合的三维系统级封装结构实施例2的示意图。
图5为本实用新型一种基板和框架混合的三维系统级封装结构实施例3的示意图。
其中：
焊线芯片 1
倒装芯片 2
顶层封装 3
底层封装 4
基板 5
第一芯片 6
框架 7
管脚 71
第二芯片 8
塑封料 9
第三芯片 10
凸出部 11。
具体实施方式
以下结合附图实施例对本实用新型作进一步详细描述。
实施例1：
参见图3，本实用新型涉及的一种基板和框架混合的三维系统级封装结构，它包括基板5，所述基板5上贴装有第一芯片6，所述第一芯片6上方设置有框架7，所述框架7背面贴装有第二芯片8，所述框架7外围的管脚71向下弯折，所述管脚71与基板5的焊盘相连接，所述第一芯片6、框架7和第二芯片8外围包封有塑封料9。
实施例2：
参见图4，实施例2与实施例1的区别在于：框架7焊接到基板上之后，框架7正面继续贴装第三芯片10，以实现更复杂的封装结构，第一芯片6、框架7、第二芯片8和第三芯片10均包封于塑封料9内；其中贴装于基板和框架上的第一芯片6、第二芯片8和第三芯片10可以是FC芯片、Wire Bond芯片或SMT元器件；
实施例3：
参见图5，实施例3与实施例1的区别在于：框架7采用蚀刻、半蚀刻或冲压的方式做凸出部11，并在包封时将凸出部11裸露，用于散热或者产品logo或其他用途。
上述实施例外，本实用新型还包括有其他实施方式，凡采用等同变换或者等效替换方式形成的技术方案，均应落入本实用新型权利要求的保护范围之内。
Claims (4)
1.一种基板和框架混合的三维系统级封装结构，其特征在于：它包括基板（5），所述基板（5）上贴装有第一芯片（6），所述第一芯片（6）上方设置有框架（7），所述框架（7）背面贴装有第二芯片（8），所述框架（7）外围的管脚（71）向下弯折，所述管脚（71）与基板（5）的焊盘相连接，所述第一芯片（6）、框架（7）和第二芯片（8）外围包封有塑封料（9）。
2.根据权利要求1所述的一种基板和框架混合的三维系统级封装结构，其特征在于：所述框架（7）正面贴装第三芯片（10），所述第一芯片（6）、框架（7）、第二芯片（8）和第三芯片（10）均包封于塑封料（9）内。
3.根据权利要求1所述的一种基板和框架混合的三维系统级封装结构，其特征在于：所述框架（7）采用蚀刻、半蚀刻或冲压的方式形成凸出部（11）。
4.根据权利要求3所述的一种基板和框架混合的三维系统级封装结构，其特征在于：所述凸出部（11）裸露于塑封料（9）表面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201920584305.XU CN210379035U (zh) | 2019-04-26 | 2019-04-26 | 一种基板和框架混合的三维系统级封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201920584305.XU CN210379035U (zh) | 2019-04-26 | 2019-04-26 | 一种基板和框架混合的三维系统级封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN210379035U true CN210379035U (zh) | 2020-04-21 |
Family
ID=70258878
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201920584305.XU Active CN210379035U (zh) | 2019-04-26 | 2019-04-26 | 一种基板和框架混合的三维系统级封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN210379035U (zh) |
-
2019
- 2019-04-26 CN CN201920584305.XU patent/CN210379035U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7687892B2 (en) | Quad flat package | |
| CN1331221C (zh) | 芯片球栅阵列封装结构 | |
| US8125063B2 (en) | COL package having small chip hidden between leads | |
| CN101241904A (zh) | 四方扁平无接脚型的多芯片封装结构 | |
| US7642638B2 (en) | Inverted lead frame in substrate | |
| TWI244145B (en) | Method for fabricating semiconductor package | |
| CN210379035U (zh) | 一种基板和框架混合的三维系统级封装结构 | |
| TW200405536A (en) | Lead frame, resin-encapsulated semiconductor device, and the method of making the same | |
| CN116169035A (zh) | 倒装芯片与正装芯片的芯片间可互联堆叠结构的制备方法 | |
| US7812430B2 (en) | Leadframe and semiconductor package having downset baffle paddles | |
| US20080283981A1 (en) | Chip-On-Lead and Lead-On-Chip Stacked Structure | |
| TW200840000A (en) | Multi-chip package with a single die pad | |
| CN100481407C (zh) | 晶片上引脚球格阵列封装构造 | |
| CN209747499U (zh) | 一种改善芯片间模流的小尺寸封装结构 | |
| TW200836306A (en) | Multi-chip stack package | |
| CN219203162U (zh) | 芯片间可互联的堆叠结构 | |
| CN219811490U (zh) | 多芯片qfn封装器件 | |
| EP4300566A1 (en) | Multi-die qfn hybrid package | |
| JPS6370532A (ja) | 半導体装置 | |
| CN219575628U (zh) | 一种多个倒装芯片堆叠的封装结构 | |
| CN216288426U (zh) | 一种高效高可靠性sot23-6封装mosfet引线框架结构 | |
| CN213878077U (zh) | 一种用于倒装芯片的环氧塑封结构 | |
| CN207676902U (zh) | 一种高可靠性阵列锁定式引线框架 | |
| CN211555882U (zh) | 一种多芯片堆叠结构 | |
| US20070290301A1 (en) | Multi-chip stacked package with reduced thickness |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |