CN210378416U - 一种省略外围电阻电容减少干扰的级联应用系统 - Google Patents
一种省略外围电阻电容减少干扰的级联应用系统 Download PDFInfo
- Publication number
- CN210378416U CN210378416U CN201920533820.5U CN201920533820U CN210378416U CN 210378416 U CN210378416 U CN 210378416U CN 201920533820 U CN201920533820 U CN 201920533820U CN 210378416 U CN210378416 U CN 210378416U
- Authority
- CN
- China
- Prior art keywords
- cascade
- chip
- circuit
- din1
- application system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn - After Issue
Links
- 239000003990 capacitor Substances 0.000 title claims description 28
- 230000002093 peripheral effect Effects 0.000 title claims description 18
- 101100422614 Arabidopsis thaliana STR15 gene Proteins 0.000 claims description 27
- 101100141327 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) RNR3 gene Proteins 0.000 claims description 27
- 101150112501 din1 gene Proteins 0.000 claims description 27
- 101100493897 Arabidopsis thaliana BGLU30 gene Proteins 0.000 claims description 12
- 230000006641 stabilisation Effects 0.000 claims description 11
- 238000011105 stabilization Methods 0.000 claims description 11
- 238000006243 chemical reaction Methods 0.000 claims description 9
- 238000004891 communication Methods 0.000 claims description 9
- 230000010355 oscillation Effects 0.000 claims description 6
- 238000007493 shaping process Methods 0.000 claims description 6
- 230000036581 peripheral resistance Effects 0.000 abstract description 5
- 238000005538 encapsulation Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 13
- 238000001514 detection method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 238000005070 sampling Methods 0.000 description 2
- 230000000087 stabilizing effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
Images
Landscapes
- Led Devices (AREA)
Abstract
本实用新型公开了一种省略外围电阻电容减少干扰的级联应用系统，包括单路级联应用系统和多路级联应用系统，系统包括若干组绑定封装的LED灯、若干个级联芯片和控制器。本实用新型的级联应用系统采用通用原有的应用系统，没有增加使用成本，并且省略电阻电容，减少系统干扰，安全、有效、正确、稳定的使用级联LED显示应用系统。
Description
技术领域
本实用新型涉及一种省略外围电阻电容减少干扰的级联应用系统。
背景技术
LED显示级联应用系统包括控制器和级联芯片等，控制器发送数据，级联芯片接收数据显示并且转发传输数据等。现有的LED显示级联应用系统分为LED显示串联应用系统和LED显示并联应用系统。
LED显示并联应用系统，控制器产生发送数据和所有的并联芯片的输入通路连接，通过并联芯片的不同芯片地址，分别从并联数据线上得到本芯片的数据并且显示等。LED显示并联应用系统，具有较高的可靠性，LED显示并联应用系统中某个并联芯片损坏，不会影响LED显示并联应用系统中其它并联芯片的数据采样和显示等；同时LED显示并联应用系统成本较高，不仅需要可以随时设置的芯片地址单元，因为传输信号的衰减等，还需要在LED显示并联应用系统增加信号放大器等，对传输信号进行放大，保证LED显示并联应用系统正确采样数据并且正确显示等。
LED显示串联应用系统只需要一个控制器产生发送数据，串联芯片接收数据显示并且转发数据。LED显示串联应用系统，在一般的显示应用效果中，具有成本低的优势(单独的可以随时设置的芯片地址单元和信号放大器等都不需要)；LED显示串联应用系统，在具有成本优势的同时，串联应用系统中某一个芯片损坏，则会导致后续的显示应用错误等，影响整个LED显示串联应用系统的显示效果，导致后续显示效果错误或者维修更换成本增加。
因此，为了兼顾成本和性能，现有的LED显示串联应用系统考虑增加数据通路备用，从单路串联应用系统增加为多路串联应用系统，在增加最少的成本条件下，增加最多的显示效果和可靠性等。同时希望兼容之前的LED显示串联应用系统。
市场上现有的多路LED显示串联应用系统，一般为两路数据通路，当某一路数据通路断开时，使用另一路数据通路传输数据，保证LED显示串联应用系统的正确应用。两路LED显示串联应用系统，保证只要不是连续的相邻两个数据通路损坏，都不会影响后续的串联芯片接收数据显示等。
以上的串联/并联、单路/多路LED显示应用系统，都需要在应用系统中串并联电阻电容，减小电源电压干扰，增加系统工作的稳定性。而系统中串并联电阻电容等，不仅增加了生产和检测成本，而且电阻电容受市场价格波动影响，额外增加系统的应用成本。
因此，研发一种省略外围电阻电容减少干扰的级联应用系统，成为本领域技术人员亟待解决的问题。
实用新型内容
本实用新型是为了解决上述不足，提供了一种省略外围电阻电容减少干扰的级联应用系统。
本实用新型的上述目的通过以下的技术方案来实现：
首先，提供一种单路级联应用系统：一种省略外围电阻电容减少干扰的级联应用系统，包括若干组绑定封装的LED灯、若干个级联芯片和控制器，所述若干个级联芯片和控制器依次连接；所述级联芯片设有OUTR端、OUTG端、OUTB端、GND端、VDD端、DIN1端、DOUT端；所述控制器设有VDD端、DATA1端、GND端；所述绑定封装的LED灯包括三个LED灯，分别连接OUTR端、OUTG端、OUTB端；前一个级联芯片的DIN1端连接后一个级联芯片的DOUT端，最后一个级联芯片的DIN1端连接控制器的DATA1端。
其次，提供一种多路级联应用系统：一种省略外围电阻电容减少干扰的级联应用系统，包括若干组绑定封装的LED灯、若干个级联芯片和控制器，所述若干个级联芯片和控制器依次连接；所述级联芯片设有OUTR端、OUTG端、OUTB端、GND端、VDD端、DIN2端、DIN1端、DOUT端；所述控制器设有VDD端、DATA2端、DATA1端、GND端；所述绑定封装的LED灯包括三个LED灯，分别连接OUTR端、OUTG端、OUTB端；前一个级联芯片的DIN1端连接后一个级联芯片的DOUT端，最后一个级联芯片的DIN1端连接控制器的DATA1端；同时，前一个级联芯片的DIN2端接入后一个级联芯片的DIN1端。
进一步地，所述级联芯片包括通讯协议的串行接口、振荡电路/复位电路模块、DC-DC电压转换和稳压电路、命令编译器、输出整形电路、显示存储器、不同输出端口延时电路、输出端口开关减缓电路、LED灯串联连接控制电路、输出恒流驱动电路，以及DIN1端、DIN2端、VDD端、GND端、DOUT端、OUTR端、OUTG端、OUTB端；所述DIN1端、DIN2端连接通讯协议的串行接口，通讯协议的串行接口分两路，一路依次连接命令编译器、输出整形电路、DOUT端，另一路依次连接显示存储器、不同输出端口延时电路、输出端口开关减缓电路、LED灯串联连接控制电路、输出恒流驱动电路，输出恒流驱动电路再连接OUTR端、OUTG端、OUTB端，所述振荡电路/复位电路模块连接显示存储器；所述VDD端、GND端连接DC-DC电压转换和稳压电路。
本实用新型的一种省略外围电阻电容减少干扰的级联应用系统的实现方法，其特征在于：包括以下步骤：
步骤1：级联系统外围应用中，不使用电阻电容等，只使用简单的LED灯和芯片，简化级联系统外围应用，减少生产和检测成本；
步骤2：为了实现省略外围电阻电容减少干扰，要求LED灯和芯片对系统电源的扯动干扰减小并且减缓，减低系统电源扯动干扰时对芯片正常工作的干扰；
步骤3：级联应用系统中，要实现减小系统工作时LED灯和芯片对系统电源的扯动干扰，而同时又要实现级联应用系统的亮度不变，则要求级联应用系统的功率不变，此时减小级联应用系统中LED灯的电流能减小对系统电源的扯动干扰，当然同时要求相应增加系统的工作电压，并且减小电流方法可以增加级联应用系统中级联芯片颗数；
步骤4：级联应用系统中，要实现减缓系统工作时LED灯和芯片对系统电源的扯动干扰，则可以增加LED灯和芯片对系统电源的扯动时间来实现，此时LED灯和芯片的开启/关闭瞬间时间增加；
步骤5：级联应用系统中，要实现减缓系统工作时LED灯和芯片对系统电源的扯动干扰，则可以错开不同LED输出端口的开启/关闭时间，进一步减缓级联系统对系统电源的扯动干扰；
步骤6：级联应用系统中，要实现系统电源扯动干扰时减低对芯片正常工作的干扰，则要求芯片增加电压转换和稳压电路，此时芯片把级联应用系统中增加的电压转换为芯片工作电压，并且对芯片工作电压进行稳压保护，实现芯片的正确应用。
本实用新型不仅仅适用于级联LED显示应用系统，也适用于其它级联应用系统等等。
本实用新型与现有技术相比的优点是：
级联系统通过步骤1，简化级联系统外围应用，减少生产和检测成本。
进入步骤2的级联系统，系统说明了省略电阻电容，简化外围应用的原理，此时要求LED灯和芯片对系统电源的扯动干扰减小并且减缓，减低系统电源扯动干扰时对芯片正常工作的干扰，保证系统工作的稳定性。
首先，步骤3的级联系统，系统要求保证级联应用系统的亮度不变，则要求级联应用系统的功率不变，此时减小级联应用系统中LED灯的电流能减小对系统电源的扯动干扰，当然同时要求相应增加系统的工作电压，并且减小电流方法可以增加级联应用系统中级联芯片颗数。
其次，步骤4的级联系统，芯片增加LED灯和芯片对系统电源的扯动时间，此时LED灯和芯片的开启/关闭瞬间时间增加，拉宽了系统电源的干扰，可以减缓系统工作时LED灯和芯片对系统电源电压方向上的扯动干扰，减小系统电源电压波动。
再次，步骤5的级联系统，芯片错开不同LED输出端口的开启/关闭时间，进一步拉宽系统电源的干扰，进一步减缓系统工作时LED灯和芯片对系统电源电压方向上的扯动干扰，减小系统电源电压波动。
最后，步骤6的级联系统，芯片增加电压转换和稳压电路，此时芯片把级联应用系统中增加的电压转换为芯片工作电压，并且对芯片工作电压进行稳压保护，进一步减缓系统工作时LED灯和芯片对系统电源电压方向上的扯动干扰，实现芯片的正确应用。
如上所述，从步骤1到步骤6，实现了级联应用系统中省略外围电阻电容减少干扰的方法。通用原有的应用系统，没有增加使用成本，并且省略电阻电容，减少系统干扰，安全、有效、正确、稳定的使用级联LED显示应用系统。
附图说明
图1为现在常用单路级联LED显示应用示意图；
图2为现在常用多路级联LED显示应用示意图；
图3为改良后省略电阻电容的单路级联LED显示应用示意图；
图4为改良后省略电阻电容的多路级联LED显示应用示意图；
图5为级联芯片的内部电路示意框图。
图6为本实用新型的实施步骤示意图；
具体实施方式
下面结合附图对本实用新型进一步详述。
首先，如图3所示，提供一种单路级联应用系统：一种省略外围电阻电容减少干扰的级联应用系统，包括若干组绑定封装的LED灯、若干个级联芯片和控制器，所述若干个级联芯片和控制器依次连接；所述级联芯片设有OUTR端、OUTG端、OUTB端、GND端、VDD端、DIN1端、DOUT端；所述控制器设有VDD端、DATA1端、GND端；所述绑定封装的LED灯包括三个LED灯，分别连接OUTR端、OUTG端、OUTB端；前一个级联芯片的DIN1端连接后一个级联芯片的DOUT端，最后一个级联芯片的DIN1端连接控制器的DATA1端。
其次，如图4所示，提供一种多路级联应用系统：一种省略外围电阻电容减少干扰的级联应用系统，包括若干组绑定封装的LED灯、若干个级联芯片和控制器，所述若干个级联芯片和控制器依次连接；所述级联芯片设有OUTR端、OUTG端、OUTB端、GND端、VDD端、DIN2端、DIN1端、DOUT端；所述控制器设有VDD端、DATA2端、DATA1端、GND端；所述绑定封装的LED灯包括三个LED灯，分别连接OUTR端、OUTG端、OUTB端；前一个级联芯片的DIN1端连接后一个级联芯片的DOUT端，最后一个级联芯片的DIN1端连接控制器的DATA1端；同时，前一个级联芯片的DIN2端接入后一个级联芯片的DIN1端。
如图5所示，所述级联芯片包括通讯协议的串行接口、振荡电路/复位电路模块、DC-DC电压转换和稳压电路、命令编译器、输出整形电路、显示存储器、不同输出端口延时电路、输出端口开关减缓电路、LED灯串联连接控制电路、输出恒流驱动电路，以及DIN1端、DIN2端、VDD端、GND端、DOUT端、OUTR端、OUTG端、OUTB端；所述DIN1端、DIN2端连接通讯协议的串行接口，通讯协议的串行接口分两路，一路依次连接命令编译器、输出整形电路、DOUT端，另一路依次连接显示存储器、不同输出端口延时电路、输出端口开关减缓电路、LED灯串联连接控制电路、输出恒流驱动电路，输出恒流驱动电路再连接OUTR端、OUTG端、OUTB端，所述振荡电路/复位电路模块连接显示存储器；所述VDD端、GND端连接DC-DC电压转换和稳压电路。
图1为现在常用单路级联LED显示应用示意图，此处应用电路需要加电阻电容对系统电源滤波，减小干扰，保证系统正确、稳定的工作。
图2为现在常用多路级联LED显示应用示意图，此处应用电路同样需要加电阻电容对系统电源滤波，减小干扰，保证系统正确、稳定的工作。
图3为改良后省略电阻电容的单路级联LED显示应用示意图，此时应用电路不需要加电阻电容，就保证系统正确、稳定的工作。同时因为没有电阻电容，可以把芯片和LED一起绑定封装，进一步节省单路级联LED显示系统的应用成本。
图4为改良后省略电阻电容的多路级联LED显示应用示意图，此时应用电路同样不需要加电阻电容，就保证系统正确、稳定的工作。同时因为没有电阻电容，可以把芯片和LED一起绑定封装，进一步节省多路级联LED显示系统的应用成本。
下面结合图5对本实用新型的具体实施作进一步详细描述。
假设单个LED灯的电流为A，输出端口的开启/关闭时间为B。
现在应用中加电阻电容的级联芯片对系统电源的干扰主要体现为：对电流I需求越大系统干扰D越大，对电流需求瞬间时间t越小系统干扰D越大，所以系统干扰D等效于
可以得到现在应用中加电阻电容的级联芯片对系统电源的干扰
此系统干扰需要电阻电容滤波消减等。
图5中LED灯串联连接控制电路(模块300)，把应用中加电阻电容级联芯片的并联输出端口OUTR/OUTG/OUTB(级联芯片需要3A电流)，修改为应用中不用加电阻电容级联芯片的串联输出端口(级联芯片只需要1A电流)。具体应用示意图见图1、图2、图3、图4。级联芯片增加模块300后，对系统电源的干扰扯动
降为现在应用中加电阻电容的级联芯片对系统电源干扰的
级联芯片在模块300的基础上在增加输出端口开关减缓电路(模块400)，假设模块400中开关时间为原来的3倍以上，则级联芯片增加模块300和模块400后，对系统电源的干扰扯动
起码降为现在应用中加电阻电容的级联芯片对系统电源干扰的
级联芯片在模块300和模块400的基础上在增加不同输出端口延时电路(模块500)，则级联芯片增加模块300、模块400和模块500后，对系统电源的干扰扯动
起码降为现在应用中加电阻电容的级联芯片对系统电源干扰的
极大情况下降低改善级联芯片开启/关闭时对系统电源的干扰扯动。
级联芯片在模块300、模块400和模块500的基础上，再增加DC-DC电压转换和稳压电路(模块600)，此时芯片把级联应用系统中增加的电压转换为芯片工作电压，并且对芯片工作电压进行稳压保护，实现芯片的正确应用。
综上所述，级联芯片增加模块300、模块400、模块500和模块600后，不仅能够极大情况下降低改善级联芯片开启/关闭时对系统电源的干扰扯动，并且能够把级联应用系统中增加的电压转换为芯片工作电压，同时对芯片工作电压进行稳压保护，实现芯片的正确应用。
使用了本实用新型后，既可以应用图3的改良后省略电阻电容的单路级联LED显示应用示意图，又可以应用图4的改良后省略电阻电容的多路级联LED显示应用示意图。不仅简化级联LED显示系统外围应用，减少生产和检测成本；又降低改善级联芯片开启/关闭时对系统电源的干扰扯动，保证级联LED显示系统更便宜、安全、有效、正确、稳定的使用。
本说明书所述的仅是本实用新型的较佳的具体实施方式，用于说明本实用新型的技术方案，而非对本实用新型的限制，凡本领域的技术人员依据本实用新型的构思通过逻辑分析、推理或者有限的实验来对本实用新型做出了一些调整和改变而得到的技术方案，例如应用于两路以上多路串联应用LED显示、并联应用LED显示、并联应用工业控制、串联应用工业控制等。仍为本实用新型的要义所在，皆应在本实用新型的范围之内。
以上所述仅为本实用新型的实施例，并非因此限制本实用新型的专利范围，凡是利用本实用新型说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本实用新型的专利保护范围内。
Claims (3)
1.一种省略外围电阻电容减少干扰的级联应用系统，其特征在于：包括若干组绑定封装的LED灯、若干个级联芯片和控制器，所述若干个级联芯片和控制器依次连接；所述级联芯片设有OUTR端、OUTG端、OUTB端、GND端、VDD端、DIN1端、DOUT端；所述控制器设有VDD端、DATA1端、GND端；所述绑定封装的LED灯包括三个LED灯，分别连接OUTR端、OUTG端、OUTB端；前一个级联芯片的DIN1端连接后一个级联芯片的DOUT端，最后一个级联芯片的DIN1端连接控制器的DATA1端。
2.一种省略外围电阻电容减少干扰的级联应用系统，其特征在于：包括若干组绑定封装的LED灯、若干个级联芯片和控制器，所述若干个级联芯片和控制器依次连接；所述级联芯片设有OUTR端、OUTG端、OUTB端、GND端、VDD端、DIN2端、DIN1端、DOUT端；所述控制器设有VDD端、DATA2端、DATA1端、GND端；所述绑定封装的LED灯包括三个LED灯，分别连接OUTR端、OUTG端、OUTB端；前一个级联芯片的DIN1端连接后一个级联芯片的DOUT端，最后一个级联芯片的DIN1端连接控制器的DATA1端；同时，前一个级联芯片的DIN2端接入后一个级联芯片的DIN1端。
3.根据权利要求2所述的一种省略外围电阻电容减少干扰的级联应用系统，其特征在于：所述级联芯片包括通讯协议的串行接口、振荡电路/复位电路模块、DC-DC电压转换和稳压电路、命令编译器、输出整形电路、显示存储器、不同输出端口延时电路、输出端口开关减缓电路、LED灯串联连接控制电路、输出恒流驱动电路，以及DIN1端、DIN2端、VDD端、GND端、DOUT端、OUTR端、OUTG端、OUTB端；所述DIN1端、DIN2端连接通讯协议的串行接口，通讯协议的串行接口分两路，一路依次连接命令编译器、输出整形电路、DOUT端，另一路依次连接显示存储器、不同输出端口延时电路、输出端口开关减缓电路、LED灯串联连接控制电路、输出恒流驱动电路，输出恒流驱动电路再连接OUTR端、OUTG端、OUTB端，所述振荡电路/复位电路模块连接显示存储器；所述VDD端、GND端连接DC-DC电压转换和稳压电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201920533820.5U CN210378416U (zh) | 2019-04-11 | 2019-04-11 | 一种省略外围电阻电容减少干扰的级联应用系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201920533820.5U CN210378416U (zh) | 2019-04-11 | 2019-04-11 | 一种省略外围电阻电容减少干扰的级联应用系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN210378416U true CN210378416U (zh) | 2020-04-21 |
Family
ID=70258317
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201920533820.5U Withdrawn - After Issue CN210378416U (zh) | 2019-04-11 | 2019-04-11 | 一种省略外围电阻电容减少干扰的级联应用系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN210378416U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110120197A (zh) * | 2019-04-11 | 2019-08-13 | 深圳天源中芯半导体有限公司 | 一种省略外围电阻电容减少干扰的级联应用系统及其实现方法 |
-
2019
- 2019-04-11 CN CN201920533820.5U patent/CN210378416U/zh not_active Withdrawn - After Issue
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110120197A (zh) * | 2019-04-11 | 2019-08-13 | 深圳天源中芯半导体有限公司 | 一种省略外围电阻电容减少干扰的级联应用系统及其实现方法 |
| CN110120197B (zh) * | 2019-04-11 | 2024-03-08 | 深圳天源中芯半导体有限公司 | 一种省略外围电阻电容减少干扰的级联应用系统及其实现方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102931971B (zh) | 一种3状态控制信号输入io电路 | |
| CN107294594B (zh) | 一种无源光网络设备、切换方法及系统 | |
| CN110120197B (zh) | 一种省略外围电阻电容减少干扰的级联应用系统及其实现方法 | |
| CN105681145A (zh) | 一种基于FPGA的FlexRay通信模块 | |
| CN111427824B (zh) | 串口通信电路 | |
| CN210378416U (zh) | 一种省略外围电阻电容减少干扰的级联应用系统 | |
| CN117978934B (zh) | 一种补光同步信号电路及其电子设备 | |
| CN104657315A (zh) | 一种集线器控制电路 | |
| CN107241141B (zh) | 一种驱动芯片、光模块、光模块的切换方法及pon设备 | |
| CN101336028A (zh) | 双向菊花链级联灯光网络控制方法及系统 | |
| CN1731678B (zh) | 信号电位转换电路 | |
| CN212461110U (zh) | 一种多路级联应用系统 | |
| CN111462681B (zh) | 一种多路级联应用系统及其检测接收正确数据的控制方法 | |
| CN101131809B (zh) | 液晶显示装置及传送伽玛电压信号的方法 | |
| CN101923831B (zh) | 一种led显示控制装置 | |
| CN111324321A (zh) | 显示控制卡、显示控制系统和交通工具 | |
| CN116248136A (zh) | 发送器电路及具有其的总线收发器 | |
| CN106950890B (zh) | 基于双485通讯的智能开关电路 | |
| CN105263232A (zh) | 一种rs485通讯电路及dmx控制器和控制系统 | |
| KR102715386B1 (ko) | 디스플레이 구동 장치 및 이를 포함하는 디스플레이 장치 | |
| CN109831201B (zh) | 一种单通道输入电路 | |
| CN113726580A (zh) | 一种国产化带双冗余切换功能的6u-vpx千兆网络模块 | |
| CN103179012A (zh) | 一种采用iCoupler磁隔离保护措施的FlexRay网络节点 | |
| CN202085122U (zh) | 一种信号处理模块及运动控制卡 | |
| CN207399159U (zh) | 一种高速差分信号切换开关 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| AV01 | Patent right actively abandoned |
Granted publication date: 20200421 Effective date of abandoning: 20240308 |
|
| AV01 | Patent right actively abandoned |
Granted publication date: 20200421 Effective date of abandoning: 20240308 |
|
| AV01 | Patent right actively abandoned | ||
| AV01 | Patent right actively abandoned |