CN210109209U - 一种配电网同步相量测量装置 - Google Patents

Abstract

本实用新型公开了一种配电网同步相量测量装置，包括：时钟源接收设备，用于对接收的卫星时钟信号进行解析，获取时钟源信息；与时钟源接收设备连接的FPGA，用于根据时钟源信息同步本地时钟，并利用模拟信号调理板输出的被测信号生成时间标记信息；与FPGA连接的数字信号处理器，用于利用时间标记信息和模拟信号调理板输出的被测信号进行同步相量测量；与FPGA和数字信号处理器连接的模拟信号调理板；本实用新型通过FPGA结合时钟源接收设备，利用如GPS的全球定位系统的卫星时钟信号，实现对装置的异地同步授时；从而使数字信号处理器可以对所测相量进行统一时标的同步标记，解决了配电网同步相量测量的精确时间同步问题。

Description

一种配电网同步相量测量装置

技术领域

本实用新型涉及配电网控制领域，特别涉及一种配电网同步相量测量装置。

背景技术

近年来，各种新能源发电及分布式发电DG(Distributed Generation)并网的研究和应用经历了快速地发展，这种发展趋势对传统配电网的分析、规划方式等都带来了重大的变化。但是配电网规模的增大和复杂度的增高以及各种各样的分布式能源的并网对配电网的运行工况带来了巨大挑战。

配电网不同节点处状态量的相量值由于其独有的相角值的引入将大大利于配电网的实时监测及稳定性分析的解决，从而才能保证配电网安全性和稳定性问题的解决。但是由于长期以来，缺乏精确有效的异地时钟同步方案和技术实现，我们只能对配电网系统不同节点处状态量的幅值和频率进行非同步测量，却无法做到对状态量进行相角的准确测量，即便是对系统中某单独一点测得绝对相角，但是各点之间由于缺乏统一时标，使各测量点呈现多个孤岛运行的方式，这对于系统各节点之间的互相关联及稳定分析也是毫无帮助的。之前对于此种问题的唯一解决办法只有通过潮流和对一系列非线性方程组的求解来计算，但是这种计算往往需要较长的时间，不能满足实时性要求，给电力系统的其他计算分析和控制策略的提出及执行都带来了很多困难。

因此，如何能够解决配电网同步相量测量的精确时间同步问题，便于在实际电力系统中应用，是现今急需解决的问题。

实用新型内容

本实用新型的目的是提供一种配电网同步相量测量装置，以利用卫星时钟信号，实现对装置的异地同步授时，从而实现对所测相量统一时标的同步标记，便于在实际电力系统中应用。

为解决上述技术问题，本实用新型提供一种配电网同步相量测量装置，包括：

时钟源接收设备，用于对接收的卫星时钟信号进行解析，获取时钟源信息；

与所述时钟源接收设备连接的FPGA(Field-Programmable Gate Array，现场可编程门阵列)，用于根据所述时钟源信息同步本地时钟，并利用模拟信号调理板输出的被测信号生成时间标记信息；

与所述FPGA连接的数字信号处理器，用于利用所述时间标记信息和所述模拟信号调理板输出的被测信号进行同步相量测量；

与所述FPGA和所述数字信号处理器连接的所述模拟信号调理板，用于对取样设备采集的被测信号进行调理。

可选的，所述模拟信号调理板通过带通滤波器和整形电路与所述FPGA连接；

其中，所述带通滤波器用于将所述拟量调理板输出的被测信号转换为对应的基波信号；所述整形电路用于生成所述基波信号对应的同步方波信号。

可选的，所述模拟信号调理板通过AD转换设备与所述数字信号处理器连接；

其中，所述AD转换设备与所述FPGA连接，用于根据利用所述FPGA输出的同步触发脉冲信号对所述模拟信号调理板输出的被测信号进行同步采样，并将采样得到的被测信号输出到所述数字信号处理器；

对应的，所述时间标记信息包括所述同步触发脉冲信号对应的采样脉冲时间信息。

可选的，所述FPGA包括：

秒累加器和纳秒累加器，用于调整所述本地时钟的相位。

可选的，所述FPGA还包括：

飞秒累加器，用于在晶振的每个上升沿时刻同样累加一个固定值，调整所述本地时钟的时钟速率。

可选的，该装置还包括：

与所述数字信号处理器连接的开关量板，用于根据输入的开关量，与所述模拟信号调理板对所述取样设备采集的被测信号的变送和幅值进行整定，调整模拟信号调理板输出的被测信号的幅值。

可选的，所述时钟源接收设备具体为GPS接收设备，用于对接收的GPS时钟信号进行解析，获取时钟源信息；其中，所述时钟源信息包括时间信息和1PP秒脉冲信号。

本实用新型所提供的一种配电网同步相量测量装置，包括：时钟源接收设备，用于对接收的卫星时钟信号进行解析，获取时钟源信息；与时钟源接收设备连接的FPGA，用于根据时钟源信息同步本地时钟，并利用模拟信号调理板输出的被测信号生成时间标记信息；与FPGA连接的数字信号处理器，用于利用时间标记信息和模拟信号调理板输出的被测信号进行同步相量测量；与FPGA和数字信号处理器连接的模拟信号调理板，用于对取样设备采集的被测信号进行调理；

可见，本实用新型通过FPGA结合时钟源接收设备，利用如GPS的全球定位系统的卫星时钟信号，实现对装置的异地同步授时；从而使数字信号处理器可以对所测相量进行统一时标的同步标记，解决了配电网同步相量测量的精确时间同步问题，且便于在实际电力系统中应用。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本实用新型实施例所提供的一种配电网同步相量测量装置的结构框图；

图2为本实用新型实施例所提供的另一种配电网同步相量测量装置的结构示意图；

图3为本实用新型实施例所提供的另一种配电网同步相量测量装置的同步触发脉冲信号生成原理图；

图4为本实用新型实施例所提供的另一种配电网同步相量测量装置的周期统一时标脉冲信号与同步触发脉冲信号逻辑原理图；

图5为本实用新型实施例所提供的另一种配电网同步相量测量装置的数字信号处理器外围设备连接示意图；

图6为本实用新型实施例所提供的另一种配电网同步相量测量装置的FPGA与数字信号处理器的连接示意图；

图7为本实用新型实施例所提供的另一种配电网同步相量测量装置的FPGA的本地时钟模块的结构图；

图8为本实用新型实施例所提供的另一种配电网同步相量测量装置的本地时钟调整值获取原理图。

具体实施方式

为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

请参考图1，图1为本实用新型实施例所提供的一种配电网同步相量测量装置的结构框图。该装置可以包括：

时钟源接收设备10，用于对接收的卫星时钟信号进行解析，获取时钟源信息；

与时钟源接收设备10连接的FPGA20，用于根据时钟源信息同步本地时钟，并利用模拟信号调理板40输出的被测信号生成时间标记信息；

与FPGA20连接的数字信号处理器30，用于利用时间标记信息和模拟信号调理板40输出的被测信号进行同步相量测量；

与FPGA20和数字信号处理器30连接的模拟信号调理板40，用于对取样设备采集的被测信号进行调理。

可以理解的是，本实施例中利用时钟源接收设备10对接收的如GPS的全球定位系统的卫星时钟信号进行解析，获取时钟源信息，使FPGA20对应的本实施例所提供的装置中的本地时钟可以进行同步，实现了对装置的异地同步授时。具体的，对于时钟源接收设备10的具体类型选择，可以由设计人员根据实用场景和用户需求自行设置，如可以选择图2所示的GPS接收设备，即GPS接收设备可以接收的GPS信号进行解析，获取时钟源信息(如时间信息和1PP秒脉冲信号)；可以选择如北斗或其他全球定位系统对应的接收设备，只要时钟源接收设备10可以接收卫星时钟信号，并解析获取对应的时钟源信息，使FPGA20可以同步本地时钟，本实施例对此不做任何限制。

其中，本实施例中的FPGA20可以为本实施例所提供的装置中的本地时钟对应的设备。也就是说，FPGA20维持的本地时钟接收时钟源信息(如GPS信号对应的时间信息和1PP秒脉冲信号)并同步自身时间，用于维持与时钟源(如GPS时钟源)高精度同步的高分辨率的本地时钟。对应的，为了使数字信号处理器30可以对所测相量进行统一时标的同步标记，实现同步相量测量，FPGA20中的本地时钟还可以向数字信号处理器30提供时间标记信息，如时钟源接收设备10为GPS接收设备时，FPGA20可以向数字信号处理器30提供包括本地时钟的本地时间信息、1PP秒脉冲信号、周期统一时标脉冲信号和采样脉冲时间信息。

具体的，FPGA20向数字信号处理器30输出的本地时间信息和1PP秒脉冲信号可以与GPS接收设备输入到FPGA20中的GPS信号对应的时间信息和1PP秒脉冲信号相对应。对于FPGA20输出的周期统一时标脉冲信号和采样脉冲时间信息的具体设置，即WPTP(无线时钟同步协议)中行时间戳的标记过程，可以采用与现有技术中的同步向量测量技术相似的方式实现，如图3所示，模拟信号调理板40可以通过带通滤波器和整形电路与FPGA20连接，使模拟信号调理板40输出的被测信号经带通滤波器后只保留基波成分并送入整形电路，整形电路生成与被测信号同频率的方波信号(同步方波信号)送入FPGA20中的频率测量模块，频率测量模块利用FPGA20中的本地时钟模块输出的高精度和高分辨率(如10ns)的高频稳定脉冲在同步方波信号紧相邻的上升沿之间进行计数，即对同步方波信号进行周期测量，设计数值为M，高频稳定脉冲信号的周期可以为：

上式中，f_Base为高频稳定脉冲信号的周期，M为预设的计数值，f_Hf为同步方波信号的周期。

FPGA20中的同步触发脉冲生成模块(如同步触发脉冲生成计数器)通过高频稳定脉冲信号进行计数生成同步触发脉冲信号(即频率同步触发脉冲信号)，此时设每周波采样点数为N，则FPGA20中的计算机处理与逻辑控制模块应向同步触发脉冲生成模块写入的循环计数设定值可以为：

上式中，Count为循环计数设定值，N为预设的每周波采样点数。

同步触发脉冲生成模块根据循环计数设定值进行循环计数，每计满一次触发生成一个采样脉冲(频率同步触发脉冲信号)，直到其值被重写。所以生成的同步触发脉冲信号的频率可表示为：

上式中，f_trig为同步触发脉冲信号的频率。

对应的，若模拟信号调理板40通过AD转换设备与数字信号处理器30连接时，如图4所示，FPGA20中包括图3所示的由可编辑元件组成的频率测量模块、同步触发脉冲生成模块和同步触发脉冲生成模块的自适应频率跟踪等相位间隔采样脉冲单元利用模拟信号调理板40(模拟信号变迭调理)输出的同步方波信号(被测信号同频方波)生成的同步触发脉冲一路直接送入AD转换设备(如A/D转换器)触发同步采样，另一路同时用于触发本地时钟模块对本地时间信息的采样，此采样锁存本地时间信息(采样脉冲时间信息)即同步采样时刻，由于FPGA纯硬件的并行工作特性，所以对此脉冲对应时间的锁存不存在任何软件上的延迟。周期统一时标脉冲信号可以由本地时钟模块根据自身时间信息增长直接生成输出，与本地时钟模块输出的1PPS秒脉冲信号严格同步，所以可以以脉冲形式送入数字信号处理器30(数据处理DSP)，数字信号处理器30对此脉冲数计数并结合本地时间信息和1PPS秒脉冲信号的到来时刻即可确定周期统一时标脉冲信号对应的准确时刻。周期统一时标脉冲信号在输出给数据处理DSP用于对DFT数据窗开始进行标记的同时，在FPGA20内部用于对其两侧采样点时间信息(采样脉冲时间信息)读取。由于周期统一时标脉冲信号及两侧采样点时间信息均由高精度高分辨率的本地时钟模块直接获取，所以不会存在任何的延迟并达到很高的精度。

需要说明的是，本实施例中的数字信号处理器30(DSP)可以利用FPGA20输出的时间标记信息和模拟信号调理板40输出的被测信号进行同步相量测量，对于数字信号处理器30进行同步相量测量的具体方式，可以与现有技术中的DFT(Discrete FourierTransform，离散傅里叶变换)相量计算相同或相似的方式实现，本实施例对此不做任何限制。

具体的，同步相量是以标准时间信号作为采样过程的时间参考基准，通过对采样数据计算而得到相量数据。因此，电力系统电气信号模拟信号的相量之间存在着确定的关系。若模拟信号为x(t)＝V_mcos(ω₀+φ)，对应相量形式为V_m∠φ。当x(t)的最大值与1PPS秒脉冲同步时，可以规定相量此时的角度为0°，当x(t)正向过零点与1PPS秒脉冲重合时，规定此时相量的角度为-90°，其他角度依次类推。其中，V_m为电压幅值、ω₀为电压频率和φ为电压初相位。

由上述定义推断，依我国电网50Hz额定频率为例，假设相量幅值不变时，相量相角与模拟信号的频率符合如下变换关系：

即电网频率为50Hz时，所测信号相量的角度维持不变；当系统频率f大于50Hz时，测得相量的角度逐渐增大，当系统频率f小于50Hz时，测得相角逐渐减小。

对应的，FPGA20输出的时间标记信息包括本地时间信息、1PP秒脉冲信号、周期统一时标脉冲信号和采样脉冲时间信息时，数字信号处理器30可以采用频率同步采样下的传统DFT计算，如数字信号处理器30可以根据周期统一时标脉冲信号的到来作为DFT数据窗开始标记，以此开始记录采样点个数，当数据窗内采满点数N时，以此N点采样值(如AD转换设备输出的被测信号)做DFT计算，设相量计算幅值和相角结果分别为A和θ_DFT，同时利用此N点采样值对应的采样脉冲时间信息实现同步相量测量。

进一步的，为了提高数字信号处理器30进行的同步相量测量的准确性，数字信号处理器30还可以对相量误差进行修正，以保证同步相量测量的准确性。如先对周期统一时标脉冲信号与DFT数据窗首采样点的时间偏差进行测量，即周期统一时标脉冲信号一方面作为DFT数据窗开始标志，另一方面作为误差修正的采样时间信息的读取。当周期统一时标脉冲信号到来时，数字信号处理器30读取由本地时钟模块对采样脉冲(同步触发脉冲)标记的紧跟周期统一时标脉冲信号到来采样点时间信息t₂(采样脉冲时间信息)及周期统一时标脉冲信号的时间信息kT。由公式Δt＝t₂-kT计算时间偏差Δt；再计算时间偏差对应的相角偏差，即由标记的紧邻周期统一时标脉冲信号的采样点时间信息t₁及求得的Δt计算相角偏差Δθ，计算公式可以如下：

其中，T_s为频率同步采样时间间隔，可在每周期由标记的时间信息t₁和t₂计算，即T_s＝t₂-t₁，也可以FPGA20生成同步触发脉冲信号时设定的采样间隔直接替代。

之后对DFT计算相角进行修正，如设统一时标实际相角为θ_时标，由于周期采样点数为N则采样相角间隔为

则统一时标修正相角可以如下：

从而以θ_时标作为修正结果替换DFT直接的计算结果θ_DFT，实现同步相量计算及偏差修正过程，进一步提升数字信号处理器30进行的同步相量测量的准确性。

可以理解的是，本实施例所提供的装置采用支持浮点型运算的数字信号处理器30(DSP)，利用先进的数字处理技术完成同步相量的测量和计算；采用FPGA20，结合时钟源接收设备10(如GPS接收设备)完成对装置的异地同步授时，从而实现对所测相量统一时标的同步标记。

进一步的，为了实现对模拟信号调理板40输出的被测信号(电压信号和电流信号)的幅值调整，使模拟信号调理板40可以将幅值大小合适的电信号(被测信号)送入AD转换设备，从而输出到数字信号处理器30，如图2所示，本实施例所提供的装置还可以包括与数字信号处理器30连接的开关量板，用于根据输入的开关量，与模拟信号调理板40对取样设备采集的被测信号的变送和幅值进行整定，调整模拟信号调理板40输出的被测信号的幅值。对应的，本实施例所提供的装置还可以包括与模拟信号调理板40连接的取样设备，用于采集配电网的被测信号，并输入到模拟信号调理板40。

具体的，对于FPGA20和数字信号处理器30的具体设备类型的选择，可以由设计人员自行设置，如图5和图6所示，数字信号处理器30可以采用TI公司生产TMS320F28335作为主处理器，用于对采样数据(如AD转换设备输出的被磁信号)的相量计算。其中，串口SCI有多个是通过转换插针的方式转换，用于对FPGA20(EP4CE6E22C8N)和时钟源接收设备10(GPS接收设备)等设备的配置和数据传输；FPGA20可以采用Athera公司生产的Cyclone IV系列FPGA芯片EP4CE6E22C8N实现本地时钟维持和调整，并分配对应的硬件功能模块(如图3中的本地时钟模块，频率测量模块、同步触发脉冲生成模块和同步触发脉冲生成模块)用于实现AD转换设备和数字信号处理器30的数据采集和数据处理对应的脉冲生成和时间信息提供。其中，数字信号处理器30在进行时标标记需要得到FPGA提供的时间信息(本地时间信息和采样脉冲时间信息)，该工作通过SCI串口来完成，这里使用的是数字信号处理器30的SCIB串口；数字信号处理器30完成相量计算和误差修正除了时间信息外还需要FPGA20提供周期统一时标脉冲信号(如20ms统一时标脉冲)、1PPS秒脉冲信号，这两个脉冲信号通过外部中断管脚ECAP1及ECAP2来实现传送。由于数字信号处理器30对时标标记和相量计算中对1PPS秒脉冲信号、周期统一时标脉冲信号及时间信息的快速响应性依次降低，故ECAP1具有最高的中断优先级，周期统一时标脉冲信号次之，串口中断优先级最低。FPGA20为数字信号处理器30提供的用于相量计算和时标标记的串口时间信息可以包括整秒时间信息和每周波数据窗用来相量计算误差修正的紧邻周期统一时标脉冲信号两侧的采样点时间信息，其中FPGA20的数据格式可以直接转换为年、月、日、时、分、秒的形式发送。

进一步的，FPGA20中维持本地时钟的本地时钟模块可以包括秒累加器和纳秒累加器，用于调整本地时钟的相位；还可以包括飞秒累加器，用于在晶振的每个上升沿时刻同样累加一个固定值，调整本地时钟的时钟速率。具体的，本地时钟模块可以包括图7所示的结构，其中，本地时钟的相位可调在于其内部设计的秒累加器(秒时间累加器)和纳秒累加器(10ms脉冲纳秒累加器和1PPS纳秒累加器)具有可直接改写或者直接做加减操作的功能，而本地时钟的速率可调在于其速率调整环节的设计。本地时钟通过纳秒以下的Fs(飞秒)累加器(Fs时间累加器)来实现对本地时钟速率的调整，Fs累加器可在晶振的每个上升沿时刻同样累加一个固定值，这个固定值的大小，可通过固定速率调整值寄存器进行设置。

对应的，如图8所示，在GPS同步方式下，FPGA20可以通过比较GPS接收设备(时钟源接收设备10)输出的包含1PPS秒脉冲信号(时钟源1PPS)和GPS时间信息的时钟源信息与本地时钟的1PPS秒脉冲信号发生时刻差值，获取本地时钟的调整值，实现本地时钟的同步。

具体的，测量系统中各测量节点的配电网同步相量测量装置根据其所在区域地理位置以及所在子网中地位不同被分为主节点和从节点。一级主网络根据传输距离和便利性采用基于无线的或者光纤以太网的方式组网和数据传输；同时一级主网络采用基于如GPS接收设备的时钟源接收设备10硬件的时钟同步方式对各子网络的主节点进行同步授时。测量系统的二级次网络的各子网内部各测量节点之间及与数据集中器之间采用基于无线通信的方式组网和数据传输；且子网络内由具有时钟源接收设备10硬件的主节点通过(WPTP无线时钟同步协议)对各从节点进行同步授时。

本实施例中，本实用新型实施例通过FPGA20结合时钟源接收设备10，利用如GPS的全球定位系统的卫星时钟信号，实现对装置的异地同步授时；从而使数字信号处理器30可以对所测相量进行统一时标的同步标记，解决了配电网同步相量测量的精确时间同步问题，且便于在实际电力系统中应用。

以上对本实用新型所提供的一种配电网同步相量测量装置进行了详细介绍。本文中应用了具体个例对本实用新型的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本实用新型的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理的前提下，还可以对本实用新型进行若干改进和修饰，这些改进和修饰也落入本实用新型权利要求的保护范围内。

Claims (7)

1.一种配电网同步相量测量装置，其特征在于，包括：

时钟源接收设备，用于对接收的卫星时钟信号进行解析，获取时钟源信息；

与所述时钟源接收设备连接的FPGA，用于根据所述时钟源信息同步本地时钟，并利用模拟信号调理板输出的被测信号生成时间标记信息；

与所述FPGA连接的数字信号处理器，用于利用所述时间标记信息和所述模拟信号调理板输出的被测信号进行同步相量测量；

与所述FPGA和所述数字信号处理器连接的所述模拟信号调理板，用于对取样设备采集的被测信号进行调理。

2.根据权利要求1所述的配电网同步相量测量装置，其特征在于，所述模拟信号调理板通过带通滤波器和整形电路与所述FPGA连接；

其中，所述带通滤波器用于将所述模拟信号调理板输出的被测信号转换为对应的基波信号；所述整形电路用于生成所述基波信号对应的同步方波信号。

3.根据权利要求1所述的配电网同步相量测量装置，其特征在于，所述模拟信号调理板通过AD转换设备与所述数字信号处理器连接；

其中，所述AD转换设备与所述FPGA连接，用于根据利用所述FPGA输出的同步触发脉冲信号对所述模拟信号调理板输出的被测信号进行同步采样，并将采样得到的被测信号输出到所述数字信号处理器；

对应的，所述时间标记信息包括所述同步触发脉冲信号对应的采样脉冲时间信息。

4.根据权利要求1所述的配电网同步相量测量装置，其特征在于，所述FPGA包括：

秒累加器和纳秒累加器，用于调整所述本地时钟的相位。

5.根据权利要求1所述的配电网同步相量测量装置，其特征在于，所述FPGA还包括：

飞秒累加器，用于在晶振的每个上升沿时刻同样累加一个固定值，调整所述本地时钟的时钟速率。

6.根据权利要求1至5任一项所述的配电网同步相量测量装置，其特征在于，还包括：

与所述数字信号处理器连接的开关量板，用于根据输入的开关量，与所述模拟信号调理板对所述取样设备采集的被测信号的变送和幅值进行整定，调整模拟信号调理板输出的被测信号的幅值。

7.根据权利要求6所述的配电网同步相量测量装置，其特征在于，所述时钟源接收设备具体为GPS接收设备，用于对接收的GPS时钟信号进行解析；其中，所述时钟源信息包括时间信息和1PP秒脉冲信号。

Images