CN209947825U - 一种功率器件 - Google Patents

一种功率器件 Download PDF

Info

Publication number
CN209947825U
CN209947825U CN201920884421.3U CN201920884421U CN209947825U CN 209947825 U CN209947825 U CN 209947825U CN 201920884421 U CN201920884421 U CN 201920884421U CN 209947825 U CN209947825 U CN 209947825U
Authority
CN
China
Prior art keywords
layer
chip
insulating
insulating layer
power device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201920884421.3U
Other languages
English (en)
Inventor
黄立湘
缪桦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shennan Circuit Co Ltd
Original Assignee
Shennan Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shennan Circuit Co Ltd filed Critical Shennan Circuit Co Ltd
Priority to CN201920884421.3U priority Critical patent/CN209947825U/zh
Application granted granted Critical
Publication of CN209947825U publication Critical patent/CN209947825U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本申请提供了一种功率器件,该功率器件包括第一绝缘层;框架,设置于所述第一绝缘层的一侧,且设有容置空间;芯片,设置于容置空间内,且第一绝缘层设有连通芯片的第一过孔;第二绝缘层,设置于框架远离第一绝缘层的一侧并填充于容置空间以封装芯片,且第二绝缘层设有连通芯片的第二过孔;两个导电图案层,分别设置于所述第一绝缘层远离芯片的一侧及第二绝缘层远离所述第一绝缘层的一侧,并分别通过第一过孔及所述第二过孔与芯片电连接。上述实施方式能够实现芯片的双面散热,降低芯片的温度,提高芯片的使用寿命。

Description

一种功率器件
技术领域
本申请涉及芯片封装技术领域,特别是涉及一种功率器件。
背景技术
随着电子产品高频高速需求的发展,传统的打线封装和倒装封装互联方式难以满足高频高速信号传输的需求,因此越来越多芯片采用基板内埋入或者晶圆级的扇出工艺实现裸芯片封装,减小封装互联尺寸而实现芯片高频高速传输对信号完整性的需求。但现有技术的埋入式封装方案难以实现高散热芯片的需求。
发明内容
本申请主要是提供一种功率器件,能够实现芯片的双面散热,提高芯片的散热效率。
为解决上述技术问题,本申请采用的一个技术方案是:提供一种功率器件,所述功率器件包括:第一绝缘层;框架,设置于所述第一绝缘层的一侧,且设有容置空间;芯片,设置于所述容置空间内,且所述第一绝缘层设有连通所述芯片的第一过孔;第二绝缘层,设置于所述框架远离所述第一绝缘层的一侧并填充于所述容置空间以封装所述芯片,且,且所述第二绝缘层设有连通所述芯片的第二过孔;两个导电图案层,分别设置于所述第一绝缘层远离所述芯片的一侧及所述第二绝缘层远离所述第一绝缘层的一侧,并分别通过所述第一过孔及所述第二过孔与所述芯片电连接。
为解决上述技术问题,本申请采用的另一个技术方案是:提供一种功率器件的制备方法,所述方法包括:提供一框架并将所述框架设置于第一绝缘层的一侧,其中,所述框架设有容置空间,所述容置空间内设有芯片;在所述框架远离所述第一绝缘层的一侧及所述容置空间内形成第二绝缘层以封装所述芯片;分别形成贯穿所述第一绝缘层及所述第二绝缘层且连通所述芯片的第一过孔及第二过孔;形成分别在所述第一绝缘层远离所述芯片的一侧及所述第二绝缘层远离所述第一绝缘层的一侧的两个导电图案层,所述两个导电图案层分别通过所述第一过孔及所述第二过孔与所述芯片电连接。
本申请的有益效果是:区别于现有技术的情况,本申请提供的功率器件包括第一绝缘层、框架、芯片、第二绝缘层、两个导电图案层,框架设置于第一绝缘层的一侧且设有容置空间;芯片设置于容置空间内,且第一绝缘层设有连通芯片的第一过孔;第二绝缘层设置于框架远离第一绝缘层的一侧并填充于容置空间内以封装芯片,第二绝缘层设有连通芯片的第二过孔;两个导电图案层分别设置于第一绝缘层远离芯片的一侧及第二绝缘层远离第一绝缘层的一侧,并分别通过第一过孔及第二过孔与芯片电连接,从而可以实现芯片的双面散热,降低芯片的温度,提高芯片的使用寿命。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图,其中:
图1是本申请提供的功率器件实施例的截面示意图;
图2是图1中第一绝缘层11、框架12及芯片13的截面示意图;
图3是图1中第二绝缘层与图2中各结构的截面示意图;
图4是图1中两个导电图案层14与多个芯片13电连接的截面示意图;
图5是图1中绝缘导热层16的另一截面示意图;
图6是本申请提供的功率器件的制备方法实施例的流程示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅是本申请的一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
参阅图1,图1是本申请提供的功率器件实施例的截面示意图,本实施例的功率器件包括:第一绝缘层11、框架12、芯片13、第二绝缘层14、两个导电图案层15、两个绝缘导热层16、两个散热层17及两个散热器18。
第一绝缘层11可以是包括但不限于的陶瓷、玻璃、氮化硅或氧化硅、树脂材料形成的绝缘层,也可以直接使用PCB板(印刷电路板),并将位于PCB板单面或双面的导电金属去除,余留下的绝缘基板即可作为第一绝缘层11。
参阅图2,图2是图1中第一绝缘层11、框架12及芯片13的截面示意图,其中,第一绝缘层11设有贯穿所述第一绝缘层11的第一过孔 111。
框架12设置于第一绝缘层11的一侧,且设有容置空间101,可以理解的是,框架12与第一绝缘层11层叠设置。
其中,容置空间101与第一过孔111连通。
可选的,框架12为硬质框架,以保证框架12的强度,比如框架12 为金属框架。
可选的,容置空间101的数量为多个。
芯片13设置于容置空间101内,以使得第一过孔111连通芯片13。
其中,芯片13为功率开关管,如IGBT管、二极管或MOS管等,芯片13的上下表面均设有引脚。
可选的,芯片13在芯片13远离第一绝缘层11的方向上的高度小于容置空间101的深度。
可选的,芯片13的数量为多个,多个芯片13分别设置于多个容置空间101内。
参阅图3,图3是图1中第二绝缘层14与图2中各结构的截面示意图,其中,第二绝缘层14设置于框架12远离第一绝缘层11的一侧并填充于容置空间101内以封装芯片13。
可选的,第二绝缘层14可由半固化片加热固化形成,其中,半固化片主要由树脂及增强材料组成,增强材料可以为玻纤布、纸基、复合材料,同时半固化片的热膨胀系数与芯片13的热膨胀系数匹配,避免芯片13与半固化片的热膨胀系数不匹配,导致在加热过程中,芯片13 受到的应力过大而损坏的问题,且在半固化片加热压合至容置空间101 内时,框架12的容置空间101还能对芯片13起定位作用,防止在压合过程中芯片13发生移动。
进一步的,第二绝缘层14设有连通芯片13的第二过孔141。
具体的,在通过第一绝缘层11及第二绝缘层14封装芯片13之后,分别在第一绝缘层11及第二绝缘层14上开设连通芯片13的第一过孔 111及第二过孔141。
可选的,可通过光阻涂布、曝光、显影、蚀刻及剥离的光刻工艺分别在第一绝缘层11及第二绝缘层14上开设连通芯片13的第一过孔111 及第二过孔141。
可以理解的,第一过孔111及第二过孔141分别连通芯片13两侧的引脚,以将芯片13两侧的引脚外露于第一绝缘层11及第二绝缘层14。
共同参阅图1及图3,两个导电图案层15分别设置于第一绝缘层 11远离芯片13的一侧及第二绝缘层14远离第一绝缘层11的一侧,并分别通过第一过孔111及第二过孔141与芯片13电连接,也即分别与芯片13两侧的引脚电连接。
具体的,可通过气相沉积法或溅射法在第一绝缘层11远离芯片13 的一侧及第一过孔111中、第二绝缘层14远离第一绝缘层11的一侧及第二过孔141中沉积导电材料,以在第一绝缘层11远离芯片13的一侧及第二绝缘层14远离第一绝缘层11的一侧形成两个导电层,然后通过光阻涂布、曝光、显影、蚀刻及剥离的光刻工艺对两个导电层进行图案化处理,以形成两个导电图案层15,该两个导电图案层15通过第一过孔111及第二过孔141中的导电材料与芯片13电连接。
可选的,在其他实施例中,也可以先在第一过孔111及第二过孔141 中填充导电材料,然后通过层压的方式将两个导电片分别叠设于第一绝缘层11远离芯片13的一侧及第二绝缘层14远离第一绝缘层11的一侧,最后通过光阻涂布、曝光、显影、蚀刻及剥离的光刻工艺对两个导电片进行图案化处理,以形成两个导电图案层15。
可选的,导电图案层15的材料为包括但不限于的铜、铝或其他金属材料。
可选的,导电图案层15的厚度大于或等于100微米,且小于或等于600微米,可以理解的,当芯片12工作时会产生热量,且在导电图案层15中形成电流,因此,本实施例中,将导电图案层15的厚度范围设置在100-600微米,具体可以是100微米、350微米、600微米等,此处不做具体限定,相比于现有技术中厚度在几十微米的导电图案层15,能够在芯片工作时,增加导电图案层15中电流的可承受量,且提高导电图案层15接收芯片产生的热量的效率。
更进一步的,发明人发现将该导电图案层15的厚度范围设置在 200-400微米之间,具体可以是200微米、300微米、400微米,可以使得导电图案层15接收芯片产生的热量的效率达到最高。
参阅图4,图4是图1中两个导电图案层14与多个芯片13电连接的截面示意图,当芯片13的数量为多个时,多个芯片13通过导电图案层15电连接,以形成如图4所示的半桥结构。
进一步参阅图1,两个绝缘导热层16分别设置于两个导电图案层 15远离芯片13的一侧,以分别接收两个导电图案层15的至少部分热量,且绝缘导热层16的绝缘特性,能够在接收热量的同时,防止导电图案层15上的不同图案区之间发生短路的情况。
可选的,绝缘导热层16为绝缘导热胶,在覆盖两个导电图案层15 的同时,直接粘接于第一绝缘层11、第二绝缘层14及两个导电图案层 15,且绝缘导热胶具有良好的导热、散热及优异的耐高低温性能,还具有使用方便、粘接强度高、固化后呈弹性体而抗冲击、震动能力强等特点,在接收两个导电图案层15的至少部分热量的同时,提高产品的抗冲击能力。
参阅图5,图5是图1中绝缘导热层16的另一截面示意图,在该另一实施例中,绝缘导热层16包括层叠设置的第一连接层161及绝缘基板162,第一连接层161用于与导电图案层15连接。
可选的,第一连接层161为金属连接层,且通过焊接的方式与导电图案层15连接,从而将绝缘导热层16固定连接于导电图案层15,可以理解的,在其他实施例中,第一连接层161也可以是其他材质的连接层,也可以通过其他方式与导电图案层15连接。
可选的,绝缘基板162为陶瓷基板,比如为氧化铝(Al2O3)陶瓷基板。
进一步的,绝缘导热层16还包括设置于绝缘基板162远离第一连接层161的第二连接层163。
可选的,第二连接层163为金属连接层。
进一步参阅图1,两个散热层17分别设置于两个绝缘导热层16远离芯片13的一侧,以将两个绝缘导热层16接收的热量分散至两个散热层17中,防止绝缘导热层16中与导电图案层15对应的位置热量过于集中,而散热效率较低的情况,也即散热层17能够增加导电图案层15 接收的热量的散热面积,从而提高散热效率。
其中,当绝缘导热层16为绝缘导热胶时,散热层17可直接压合粘接于绝缘导热层16。
进一步参阅图5,当绝缘导热层16包括第一连接层161、绝缘基板 162及第二连接层163时,散热层17与第二连接层163连接。
可选的,散热层17为金属散热层,散热层17通过焊接的方式与金属连接层的第二连接层163焊接在一起。
其中,当散热层17为金属散热层时,能在增加散热效率的同时,增加功率器件的刚性,从而增加功率器件的使用寿命。
可选的,金属散热层为包括但不限于的铜散热层或铝散热层。
进一步参阅图1,两个散热器18分别设置于两个散热层17远离芯片13的一侧,以分别将分散至两个散热层17的热量散出,从而实现芯片13的双面散热,降低芯片13的温度,提高芯片13的使用寿命。
可选的,散热器18为风式散热器,通过抽风机形成的气流带走散热层17中的热量。
可选的,散热器18为散热翅片,以增加散热器18的散热面积,提高芯片13的散热效率。
可选的,散热器18为水冷散热器,比如该散热器为热管,热管是一种新型的导热介质,比铜导热能力提升了上千倍。热管内壁衬有多孔材料,叫吸收芯,吸收芯中充有酒精或其他易汽化的液体。热管的一端受热时,这一端吸收芯中的液体因吸热而汽化,蒸汽沿管子由受热一端从热管中间的风道跑到另一端,另一端由于未受热,温度低,蒸汽就在这一端放热而液化,冷凝的液体被热管壁内附的毛细结构吸收芯吸附,通过毛细作用又回到了受热的一端,如此循环往复,热管里的液体不断地汽化和液化,把热量从一端传到另一端。
参阅图6,图6是本申请提供的功率器件的制备方法实施例的流程示意图,本实施例中的制备方法可具体包括:
S101:提供一框架,并将框架设置于第一绝缘层的一侧;
可选的,第一绝缘层11可以是包括但不限于的陶瓷、玻璃、氮化硅或氧化硅材料形成的绝缘层,也可以直接使用PCB板(印刷电路板),并将位于PCB板单面或双面的导电金属去除,余留下的绝缘基板即可作为第一绝缘层11。
进一步的,框架12设有容置空间101,该容置空间101内设有芯片 13。
可选的,框架12为硬质框架,以保证框架12的强度,比如框架12 为金属框架。
可选的,容置空间101的数量为多个。
进一步的,芯片13为功率开关管,如IGBT管、二极管或MOS管等,芯片13的上下表面均设有引脚。
可选的,芯片13的数量为多个,多个芯片13分别设置于多个容置空间101内。
S102:在框架远离第一绝缘层的一侧及容置空间内形成第二绝缘层以封装芯片;
可选的,第二绝缘层14可由半固化片加热固化形成,其中,半固化片主要由树脂及增强材料组成,增强材料可以为玻纤布、纸基、复合材料,同时半固化片的热膨胀系数与芯片13的热膨胀系数匹配,避免芯片13与半固化片的热膨胀系数不匹配,导致在加热过程中,芯片13 受到的应力过大而损坏的问题,且在半固化片加热压合至容置空间101 内时,框架12的容置空间101还能对芯片13起定位作用,防止在压合过程中芯片13发生移动。
S103:分别形成贯穿第一绝缘层及第二绝缘层且连通芯片的第一过孔及第二过孔;
具体的,在通过第一绝缘层11及第二绝缘层14封装芯片13之后,分别在第一绝缘层11及第二绝缘层14上开设连通芯片13的第一过孔 111及第二过孔141。
可选的,可通过光阻涂布、曝光、显影、蚀刻及剥离的光刻工艺分别在第一绝缘层11及第二绝缘层14上开设连通芯片13的第一过孔111 及第二过孔141。
可以理解的,第一过孔111及第二过孔141分别连通芯片13两侧的引脚,以将芯片13两侧的引脚外露于第一绝缘层11及第二绝缘层14。
S104:形成分别在第一绝缘层远离芯片的一侧及第二绝缘层远离第一绝缘层的一侧的两个导电图案层;
具体的,可通过气相沉积法或溅射法在第一绝缘层11远离芯片13 的一侧及第一过孔111中、第二绝缘层14远离第一绝缘层11的一侧及第二过孔141中沉积导电材料,以在第一绝缘层11远离芯片13的一侧及第二绝缘层14远离第一绝缘层11的一侧形成两个导电层,然后通过光阻涂布、曝光、显影、蚀刻及剥离的光刻工艺对两个导电层进行图案化处理,以形成两个导电图案层15,该两个导电图案层15通过第一过孔111及第二过孔141中的导电材料与芯片13电连接。
可选的,在其他实施例中,也可以先在第一过孔111及第二过孔141 中填充导电材料,然后通过层压的方式将两个导电片分别叠设于第一绝缘层11远离芯片13的一侧及第二绝缘层14远离第一绝缘层11的一侧,最后通过光阻涂布、曝光、显影、蚀刻及剥离的光刻工艺对两个导电片进行图案化处理,以形成两个导电图案层15。
可选的,导电图案层15的材料为包括但不限于的铜、铝或其他金属材料。
S105:形成分别在两个导电图案层远离芯片的一侧的两个绝缘导热层;
可选的,绝缘导热层16为绝缘导热胶,可通过涂覆的方式,直接在两个导电图案层15远离芯片13的一侧涂布绝缘导热胶以形成两个绝缘导热层16,且绝缘导热胶具有良好的导热、散热及优异的耐高低温性能,还具有使用方便、粘接强度高、固化后呈弹性体而抗冲击、震动能力强等特点,在接收两个导电图案层15的至少部分热量的同时,提高产品的抗冲击能力。
可选的,绝缘导热层16包括层叠设置的第一连接层161及绝缘基板162,该步骤S105具体为分别将两个绝缘导热层16的第一连接层161 与两个导电图案层15连接。
可选的,第一连接层161为金属连接层,且通过焊接的方式与导电图案层15连接,从而将绝缘导热层16连接于导电图案层15,可以理解的,在其他实施例中,第一连接层161也可以是其他材质的连接层,也可以通过其他方式与导电图案层15连接。
可选的,绝缘基板162为陶瓷基板。
进一步的,绝缘导热层16还包括设置于绝缘基板162远离第一连接层161的第二连接层163。
可选的,第二连接层163为金属连接层。
S106:在两个绝缘导热层远离芯片的一侧形成两个散热层;
其中,当绝缘导热层16为绝缘导热胶时,散热层17可直接压合粘接于绝缘导热层16,当绝缘导热层16包括第一连接层161、绝缘基板162及第二连接层163时,该步骤S106具体为:分别将两个散热层17 与两个绝缘导热层16的第二连接层163连接。
可选的,散热层17为金属散热层,散热层17通过焊接的方式与第二连接层163连接。
其中,当散热层17为金属散热层时,还能在增加散热效率的同时,增加功率器件的刚性,从而增加功率器件的使用寿命。
可选的,金属散热层为包括但不限于的铜散热层或铝散热层。
S107:在两个散热层远离芯片的一侧设置两个散热器。
可选的,散热器18为风式散热器,通过抽风机形成的气流带走散热层17中的热量。
可选的,散热器18为散热翅片,以增加散热器18的散热面积,提高芯片13的散热效率。
可选的,散热器18为水冷散热器,比如该散热器为热管。
区别于现有技术,本申请提供的功率器件包括第一绝缘层、框架、芯片、第二绝缘层、两个导电图案层、两个绝缘导热层、两个散热层及两个散热器,框架设置于第一绝缘层的一侧且设有容置空间;芯片设置于容置空间内,且第一绝缘层设有连通芯片的第一过孔;第二绝缘层设置于框架远离第一绝缘层的一侧并填充于容置空间内以封装芯片,第二绝缘层设有连通芯片的第二过孔;两个导电图案层分别设置于第一绝缘层远离芯片的一侧及第二绝缘层远离第一绝缘层的一侧,并分别通过第一过孔及第二过孔与芯片电连接;两个绝缘导热层分别设置于两个导电图案层远离芯片的一侧,以接收两个导电图案层的至少部分热量;两个散热层分别设置于两个绝缘导热层远离芯片的一侧,以将两个散热层接收的热量分散至两个散热层中,从而提高导电图案层的散热面积,以提高散热效率;两个散热器分别设置于两个散热层远离芯片的一侧,以分别将分散至两个散热层的热量散出,从而实现芯片的双面散热,降低芯片的温度,提高芯片的使用寿命。
以上所述仅为本申请的实施例,并非因此限制本申请的专利范围,凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本申请的专利保护范围内。

Claims (13)

1.一种功率器件,其特征在于,所述功率器件包括:
第一绝缘层;
框架,设置于所述第一绝缘层的一侧,且设有容置空间;
芯片,设置于所述容置空间内,且所述第一绝缘层设有连通所述芯片的第一过孔;
第二绝缘层,设置于所述框架远离所述第一绝缘层的一侧并填充于所述容置空间以封装所述芯片,且所述第二绝缘层设有连通所述芯片的第二过孔;
两个导电图案层,分别设置于所述第一绝缘层远离所述芯片的一侧及所述第二绝缘层远离所述第一绝缘层的一侧,并分别通过所述第一过孔及所述第二过孔与所述芯片电连接。
2.根据权利要求1所述的功率器件,其特征在于,所述功率器件还包括:
两个绝缘导热层,分别设置于所述两个导电图案层远离所述芯片的一侧;
两个散热层,分别设置于所述两个绝缘导热层远离所述芯片的一侧;
两个散热器,分别设置于所述两个散热层远离所述芯片的一侧。
3.根据权利要求1所述的功率器件,其特征在于,所述导电图案层的厚度范围为100-600微米。
4.根据权利要求3所述的功率器件,其特征在于,所述导电图案层的厚度范围为200-400微米。
5.根据权利要求2所述的功率器件,其特征在于,所述绝缘导热层为绝缘导热胶。
6.根据权利要求2所述的功率器件,其特征在于,所述绝缘导热层包括层叠设置的第一连接层及绝缘基板,所述第一连接层用于与所述导电图案层连接。
7.根据权利要求6所述的功率器件,其特征在于,所述绝缘导热层还包括设置于所述绝缘基板远离所述第一连接层一侧的第二连接层,所述第二连接层用于与所述散热层连接。
8.根据权利要求6所述的功率器件,其特征在于,所述绝缘基板为陶瓷基板。
9.根据权利要求7所述的功率器件,其特征在于,所述第一连接层为金属连接层,所述第一连接层焊接于所述导电图案层。
10.根据权利要求7所述的功率器件,其特征在于,所述第二连接层为金属连接层,所述第二连接层焊接于所述散热层。
11.根据权利要求2所述的功率器件,其特征在于,所述散热器为散热翅片或热管。
12.根据权利要求1所述的功率器件,其特征在于,所述容置空间的数量为多个,所述芯片的数量为多个,所述多个芯片分别设置于所述多个容置空间内,且所述多个芯片通过所述导电图案层电连接。
13.根据权利要求1所述的功率器件,其特征在于,所述芯片在所述芯片远离所述第一绝缘层的方向上的高度小于所述容置空间的深度。
CN201920884421.3U 2019-06-12 2019-06-12 一种功率器件 Active CN209947825U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201920884421.3U CN209947825U (zh) 2019-06-12 2019-06-12 一种功率器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201920884421.3U CN209947825U (zh) 2019-06-12 2019-06-12 一种功率器件

Publications (1)

Publication Number Publication Date
CN209947825U true CN209947825U (zh) 2020-01-14

Family

ID=69135988

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201920884421.3U Active CN209947825U (zh) 2019-06-12 2019-06-12 一种功率器件

Country Status (1)

Country Link
CN (1) CN209947825U (zh)

Similar Documents

Publication Publication Date Title
TWI569387B (zh) 具有隔離件之散熱增益型線路板製作方法
CN104716109B (zh) 具有降低热串扰的热管理部件的封装件及其形成方法
CN107078110B (zh) Igbt模组及其制造方法
US8193625B2 (en) Stacked-chip packaging structure and fabrication method thereof
US11387159B2 (en) Chip package
JP2008060172A (ja) 半導体装置
KR101323416B1 (ko) 전력 회로 패키지와 그 제조 방법
IL277585B2 (en) A cooling structure for a monolithic microwave integrated circuit
KR20100032452A (ko) 전자 부품 실장 장치 및 그 제조 방법
JP2012009828A (ja) 多層回路基板
CN106098648A (zh) Igbt散热基板及其制造方法、igbt模组及其制造方法
CN108346649B (zh) 一种半桥功率模块及其制造方法
CN209947825U (zh) 一种功率器件
JP3164067U (ja) 回路板
CN108346628B (zh) 一种功率模块及其制造方法
JP2001217359A (ja) 放熱用フィン及びその製造方法並びに半導体装置
WO2018137560A1 (zh) 一种功率模块及其制造方法
CN112086410A (zh) 一种功率器件及其制备方法
CN109348616A (zh) 一种具有热传导结构的线路板及其制作方法
JP5411174B2 (ja) 回路板およびその製造方法
JPH09139525A (ja) ペルチェ冷却ユニット構造
JP2019204841A (ja) 半導体装置
CN108417545B (zh) 一种功率器件及其制备方法
CN209659706U (zh) 一种具有热传导结构的线路板
TW200421571A (en) Semiconductor device

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant