CN209881764U - 一种自调整环路稳定性的锁相环 - Google Patents
一种自调整环路稳定性的锁相环 Download PDFInfo
- Publication number
- CN209881764U CN209881764U CN201920869553.9U CN201920869553U CN209881764U CN 209881764 U CN209881764 U CN 209881764U CN 201920869553 U CN201920869553 U CN 201920869553U CN 209881764 U CN209881764 U CN 209881764U
- Authority
- CN
- China
- Prior art keywords
- frequency
- voltage
- output
- phase
- charge pump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本实用新型提出了一种自调整环路稳定性的锁相环,包括鉴频鉴相器、电荷泵、低通滤波器、压控振荡器、和分频器;鉴频鉴相器将参考频率与分频器输出的分频信号进行比较,输出与频率和相位差成比例的电压周期脉冲信号;电荷泵根据电流控制码选择相应的电荷泵充放电电流,由鉴频鉴相器输出的周期脉冲信号控制其充放电电流产生相应的控制电压;低通滤波器将电荷泵输出的控制电压进行滤波后输出到压控振荡器的输入端;压控振荡器根据压控电压调整输出频率,维持所需的输出频率信号。本实用新型通过电流控制码调整电荷泵的充放电电流来调整环路的稳定性,从而保证在大的范围内分频系数变化仍能稳定的输出时钟信号。
Description
技术领域
本实用新型涉及时钟电路产生领域,尤其是涉及一种新型的自调整环路稳定性的锁相环电路。
背景技术
随着芯片的逐渐发展,对芯片所需的时钟信号的要求越来越高,通常时钟信号是由内部的锁相环电路产生的。芯片中对时钟信号的时序工作范围越来越广,传统的锁相环电路只能在一定范围内调整分频系数,如何在大范围内保持锁相环的稳定工作成了研究的重要方向。
发明内容
本实用新型提出了一种新型的自调整环路稳定性的锁相环,分频系数由外部进行设置,通过编码器产生电流控制码,调整电荷泵的充放电电流,从而调整系统的增益、相位噪声和锁定时间使环路可以稳定工作,从而可以使分频系数在更大范围内变化环路仍能稳定地进行锁定输出,以达到大范围内的频率覆盖和稳定输出。
本实用新型的主要内容包括:
一种自调整环路稳定性的锁相环,其特征在于,包括鉴频鉴相器、电荷泵、低通滤波器、压控振荡器和分频器;
所述的鉴频鉴相器将参考频率与分频器输出的分频信号进行比较,输出与频率和相位差成比例的电压周期脉冲信号;
所述的电荷泵根据电流控制码选择相应的电荷泵充放电电流,并由鉴频鉴相器输出的周期脉冲信号控制其充放电电流;
所述的低通滤波器将电荷泵输出的充放电电流转换成电压同时进行滤波后输出到压控振荡器的输入端;
所述的压控振荡器根据低通滤波器输出的压控电压调整输出频率,维持所需的输出频率信号。
进一步地,所述的分频器根据所需的输出时钟信号设置相应的分频系数进行分频。
进一步地,所述的分频器根据设定的分频系数将输出频率经过分频后输出给鉴频鉴相器输入端。
进一步地,所述电流控制码由编码器产生。
进一步地,所述的编码器根据分频系数产生相应的电流控制码输出给电荷泵。
进一步地,分频器根据设定的分频系数N,在N-1个输出频率的周期内维持低电平,在第N个周期到来时输出为高电平,其中N为正整数。
进一步地,所述编码器根据分频系数对应产生相应的电流控制码,根据相应的电流控制码控制电荷泵充放电电流使得环路稳定地进行锁定。
本实用新型的有益效果在于:
本实用新型提出了一种新型的自调整环路稳定性的锁相环,分频系数由外部进行设置,同时分频系数通过编码器产生电流控制码,调整电荷泵的充放电电流从而调整系统的增益、相位噪声和锁定时间使环路可以稳定工作,可以使分频系数在更大范围内变化环路仍能稳定地进行锁定输出,以达到大范围内的频率覆盖和稳定输出。
附图说明
图1为本实施例中的自调整环路稳定性的锁相环电路图;
图2为本实施例中的电荷泵电路图;
图3为本实施例中的编码器电路图。
具体实施方式
以下结合附图对本实施例所保护的技术方案做具体说明。
请参照图1至图3,一种新型的自调整环路稳定性的锁相环包括鉴频鉴相器1、电荷泵2、低通滤波器3、压控振荡器4、分频器5和编码器6,其中,
如图1所示,所述的鉴频鉴相器1将参考频率Fin与分频器5输出的频率Fdiv进行比较,输出平均电压与频率和相位差成比例的周期脉冲波形。
所述的低通滤波器3将电荷泵2输出的充放电电流转换成电压进行滤波后得到的压控电压输出到压控振荡器4的输入端,滤除高频分量及噪声的影响,使能输出的控制电压可以更加稳定。
所述的压控振荡器4根据压控电压调整高频输出的频率,到时钟达到所需的输出频率附近时,可以维持对应所需的频率的信号的输出,从而逐步地稳定在所需的输出频率上。
所述的分频器5根据分频系数将高频输出经过分频后输出给鉴频鉴相器1输入端,分频器5可以根据对应的分频系数N,在N-1个高频输出的周期内维持低电平,在第N个周期来时输出为高电平,从而实现N分频的功能,分频系数可以在1~63内取值。
如图2所示,所述的电荷泵2根据电流控制码P<N:0>选择相应的电荷泵充放电电流,再由鉴频鉴相器输出的两组电压周期脉冲信号UP+、UP-及DOWN+、DOWN-控制电荷泵充放电经过低通滤波器后产生相应的控制电压,UP+、UP-与DOWN+、DOWN-信号相反。在电路输出频率在所需的频率附近后,输出的控制电压逐步稳定在所对应频率的数值上。
N为正整数,本实施例中N取1。P<1:0>对应图2的P<1>、P<0>;P<0>、P<1>对应的高低电平选择相应的开关导通或者关断,参考电流IREF以及P<0>、P<1>所选择的电流总和经过NMOS管M1和M2的镜像流到PMOS管M3上,再由NMOS管M1根据所对应的电流产生相应的偏置电压VRFN,由PMOS管M3根据所对应的电流产生相应的偏置电压VRFP,用来偏置NMOS管M5和PMOS管M4,脉冲信号UP+为高时、DOWN+为低时PMOS管M4上的电流通过输出端OUTL输出在OUTL上产生充电电流,脉冲信号UP+为低时、DOWN+为高时通过DOWN+对应的开关以及NMOS管M5产生放电电流。
如图3所示,所述的编码器根据分频系数对应产生相应的电流控制码P<1:0>,根据相应的电流控制码控制电荷泵充放电电流调整系统的增益、相位噪声和锁定时间使环路可以稳定工作。
分频系数F<M:0>,其中M为正整数,本实施例中M取5。
分频系数F<5:0>对应000001~000011,对应P<1:0>为00,此时分频系数范围为1~3,对应的电荷泵电流为Iref;
F<5:0>对应000100~001111,对应P<1:0>为01,此时分频系数为4~15,对应电荷泵电流为Iref+I0;
F<5:0>对应010000~111111,对应P<1:0>为11,此时分频系数为16~63,对应电荷泵电流为Iref+I0+I1。
这样可以在各频段内分别根据系统设计好相应的电荷泵充放电流,使能锁相环可以达到所需的环路增益、相位噪声和锁定时间。
F<5:0>即F<5>F<4>F<3>F<2>F<1>F<0>;P<1:0>即P<1>P<0>;编码器采用多个或门,或门基本功能:两个输入有一个为高则对应输出为高;高代表1信号,低代表0信号,通过或门最后输出电流控制码P<1:0>。P<0>为高,则对应的电流I0会流入NMOS管M1中,P<1>为高则对应的电流I1会流入NMOS管M1中。
以上所述仅为本实用新型的实施例,并非因此限制本实用新型的专利范围,凡是利用本实用新型说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本实用新型的专利保护范围内。
Claims (7)
1.一种自调整环路稳定性的锁相环,其特征在于,包括鉴频鉴相器、电荷泵、低通滤波器、压控振荡器和分频器;
所述的鉴频鉴相器将参考频率与分频器输出的分频信号进行比较,输出与频率和相位差成比例的电压周期脉冲信号;
所述的电荷泵根据电流控制码选择相应的电荷泵充放电电流,并由鉴频鉴相器输出的周期脉冲信号控制其充放电电流;
所述的低通滤波器将电荷泵输出的充放电电流转换成电压同时进行滤波后输出到压控振荡器的输入端;
所述的压控振荡器根据低通滤波器输出的压控电压调整输出频率,维持所需的输出频率信号。
2.如权利要求1所述的自调整环路稳定性的锁相环,其特征在于,所述的分频器根据所需的输出时钟信号设置相应的分频系数进行分频。
3.如权利要求1所述的自调整环路稳定性的锁相环,其特征在于,所述的分频器根据设定的分频系数将输出频率经过分频后输出给鉴频鉴相器输入端。
4.如权利要求1所述的自调整环路稳定性的锁相环,其特征在于,所述电流控制码由编码器产生。
5.如权利要求4所述的自调整环路稳定性的锁相环,其特征在于,所述的编码器根据分频系数产生相应的电流控制码输出给电荷泵。
6.如权利要求1所述的自调整环路稳定性的锁相环,其特征在于,分频器根据设定的分频系数N,在N-1个输出频率的周期内维持低电平,在第N个周期到来时输出为高电平,其中N为正整数。
7.如权利要求4所述的自调整环路稳定性的锁相环,其特征在于,所述编码器根据分频系数对应产生相应的电流控制码,根据相应的电流控制码控制电荷泵充放电电流使得环路稳定地进行锁定。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201920869553.9U CN209881764U (zh) | 2019-06-11 | 2019-06-11 | 一种自调整环路稳定性的锁相环 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201920869553.9U CN209881764U (zh) | 2019-06-11 | 2019-06-11 | 一种自调整环路稳定性的锁相环 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN209881764U true CN209881764U (zh) | 2019-12-31 |
Family
ID=68947228
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201920869553.9U Active CN209881764U (zh) | 2019-06-11 | 2019-06-11 | 一种自调整环路稳定性的锁相环 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN209881764U (zh) |
-
2019
- 2019-06-11 CN CN201920869553.9U patent/CN209881764U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8878614B2 (en) | Phase-locked loop | |
KR100806117B1 (ko) | 전압제어 발진기, 이를 구비한 위상동기루프 회로, 및위상동기루프 회로의 제어방법 | |
EP2259428B1 (en) | Automatic control of clock duty cycle | |
US7633347B2 (en) | Apparatus and method for operating a phase-locked loop circuit | |
US7177611B2 (en) | Hybrid control of phase locked loops | |
US8432204B1 (en) | Current-controlled oscillator (CCO) based PLL | |
US20100271141A1 (en) | Pll circuit | |
US10355701B2 (en) | Apparatus and method for frequency calibration of voltage controlled oscillator (VCO) including determining VCO frequency range | |
US7764129B1 (en) | Phase-lock loop startup circuit and voltage controlled oscillator reference generator | |
CN210899136U (zh) | 一种锁相环电路、芯片、电路板以及电子设备 | |
KR20150084268A (ko) | 전하 펌프 회로 및 이를 포함하는 위상 고정 루프 | |
EP1629596A1 (en) | Relaxation oscillator with propogation delay compensation for improving linearity and maximum frequency | |
US7023284B2 (en) | Dual loop phase locked loop | |
EP2984758B1 (en) | Phase locked loop and method for operating the same | |
US11374580B2 (en) | Charge pump phase locked loop with low controlled oscillator gain | |
US7394322B2 (en) | Phase locked loop | |
US6614318B1 (en) | Voltage controlled oscillator with jitter correction | |
CN209881764U (zh) | 一种自调整环路稳定性的锁相环 | |
CN117097338A (zh) | 一种基于可调延时精度tdc的电压数字转换电路 | |
CN114710154B (zh) | 基于时分复用增益校准的开环小数分频器和时钟系统 | |
KR100830898B1 (ko) | 전압 제어 발진기의 출력 클럭으로 동작하는 스위치드커패시터 네트워크를 이용한 위상 고정 루프 및 제어방법 | |
US8598955B2 (en) | Phase locked loop with adaptive loop filter | |
US7142025B2 (en) | Phase difference detector, particularly for a PLL circuit | |
KR100806585B1 (ko) | 위상고정 주파수 합성회로 및 방법 | |
CN110855291B (zh) | 一种应用于锁相环系统的锁相加速电路及锁相环系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |