CN209859967U - 一种led芯片 - Google Patents
一种led芯片 Download PDFInfo
- Publication number
- CN209859967U CN209859967U CN201921042737.4U CN201921042737U CN209859967U CN 209859967 U CN209859967 U CN 209859967U CN 201921042737 U CN201921042737 U CN 201921042737U CN 209859967 U CN209859967 U CN 209859967U
- Authority
- CN
- China
- Prior art keywords
- layer
- electrode
- insulating
- type
- led chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Led Devices (AREA)
Abstract
本实用新型提供了一种LED芯片,通过设置其外延层结构包括:依次叠加于所述衬底上的N型半导体层、有源区、P型半导体层、高掺P型半导体层、高掺隧穿层;首先,通过在外延层结构的N电极制作区域形成若干发光柱,增加LED芯片的发光面积;其次,设置第一绝缘反射层包括绝缘层、反射层,且所述反射层堆叠于所述绝缘层的表面,使绝缘层与高掺隧穿层直接接触,通过高掺隧穿层与绝缘层进行晶格匹配形成应力过渡,从而提高第一绝缘反射层与外延层结构的结合度;再次,通过第一绝缘反射层,使在N型电极扩展条绝缘于发光区,能有效避免LED芯片的漏电。
Description
技术领域
本实用新型属于发光二极管领域,更为具体地说,涉及一种LED芯片。
背景技术
由于发光二极管(Light Emitting Diode,LED)具有亮度高、体积小和耗电量低等优点,因此,发光二极管被视为新一代的照明工具,并且近年来,发光二极管在更多领域也得到了迅速的应用和普及。但是,由于现有的发光二极管的半导体芯片仍然存在着发光效率低的问题,因此,如何提高发光二极管的半导体芯片的发光效率已经成为当今科研领域最重要的课题之一。
附图1示出了现有的半导体芯片的结构图,附图2示出了现有的该半导体芯片的俯视图,在图1示出的现有的半导体芯片中,半导体芯片包括衬底1P、生长于该衬底1P上的外延结构2P、生长于该外延结构2P上的电流扩展层3P、生长于该电流扩展层3P上的P型电极6P、生长于该外延结构2P上的N型电极5P以及生长于该电流扩展层3P上的绝缘层4P。附图2示出了现有的半导体芯片中,N型电极5P由N电极焊盘5-1P和N电极扩展条5-2P形成,P型电极6P由P电极焊盘6-1P和P电极扩展条6-2P形成。图1、图2示出的半导体芯片仍然存在着较大的缺陷。具体地说,电极由焊盘和金属电极延伸部分形成,该电极焊盘的电极延伸部分吸收活性层中产生的光,从而使光损耗,且N型电极区域没有发光面积。
实用新型内容
有鉴于此,本实用新型提供一种LED芯片,能够提高LED芯片发光效率和出光面积。
为实现上述目的,本实用新型采用的技术方案如下:
一种LED芯片,包括:
衬底;
设置在所述衬底表面的外延层结构;所述外延层结构包括:依次叠加于所述衬底上的N型半导体层、有源区、P型半导体层、高掺P型半导体层、高掺隧穿层;
所述外延层结构远离所述衬底的一侧表面包括N电极制作区域和P电极制作区域;在所述N电极制作区域的局部表面向所述N型半导体层的延伸方向设有若干凹槽,并显露所述N型半导体层;各所述凹槽呈阵列分布,且相邻两个所述凹槽之间形成凸起;各所述凸起的表面及侧壁设置第一绝缘反射层;各所述凸起、第一绝缘反射层构成发光柱;在所述N型半导体层部分表面设置N型焊盘电极,在所述N型焊盘电极一侧沿所述发光柱的侧壁、表面及所述凹槽底部设置连续的N型电极扩展条,且N型焊盘电极和N型电极扩展条形成电连接,构成N型电极;
沉积于所述P电极制作区域的部分表面的第二绝缘反射层,及在所述第二绝缘反射层表面及P电极制作区域的裸露表面蒸镀形成的透明导电层;
设置于部分所述透明导电层表面的P型焊盘电极,在所述P型焊盘电极一侧沿所述透明导电层的表面设置P型电极扩展条,且所述P型电极扩展条位于所述第二绝缘反射层正上方;所述P型焊盘电极和P型电极扩展条形成电连接,构成P型电极。
优选地,所述透明导电层完全覆盖所述P电极制作区域及第二绝缘反射层。
优选地,所述N型电极扩展条的水平宽度L1≤所述第一绝缘反射层的水平宽度L2≤所述发光柱的水平宽度L3。
优选地,所述高掺隧穿层为Si掺杂,且所述Si的掺杂浓度为2*1019/CM3。
优选地,所述高掺P型半导体层和高掺隧穿层的厚度均不超过10nm。
优选地,所述第二绝缘反射层的铺设面积≤所述P型电极扩展条的铺设面积。
优选地,所述第一绝缘反射层、第二绝缘反射层包括绝缘层、反射层;且所述反射层堆叠于所述绝缘层的表面。
优选地,所述反射层包括由低折射率物质层和高折射率物质层交替构成的分布布拉格反射器。
优选地,所述低折射率物质层包括SiOx材料层,所述高折射率物质层包括TiOy材料层。
本实用新型还提供了上述LED芯片的制作方法,包括以下步骤:
步骤S1、提供一衬底,在该衬底上形成外延层结构,所述外延层结构包括依次形成于所述衬底上的N型半导体层、有源区、P型半导体层、高掺P型半导体层、高掺隧穿层,所述高掺隧穿层为Si掺杂;
步骤S2、将所述外延层结构远离所述衬底的一侧表面划分为N电极制作区域和P电极制作区域;通过正性光刻、ICP蚀刻、去胶工艺,在所述N电极制作区域的局部表面向所述N型半导体层的延伸方向形成若干凹槽,并显露所述N型半导体层;各所述凹槽呈阵列分布,且相邻两个所述凹槽之间形成凸起;
步骤S3、通过正性光刻工艺、去胶工艺,在各所述凸起的表面及侧壁沉积第一绝缘反射层;并在所述P电极制作区域的部分表面沉积有第二绝缘反射层;所述第一绝缘反射层、第二绝缘反射层包括绝缘层、反射层;所述反射层由交替层叠的SiOx材料层和TiOy材料层构成;
步骤S4、在所述第二绝缘反射层表面及P电极制作区域的裸露表面蒸镀形成透明导电层,且所述透明导电层完全覆盖所述P电极制作区域及第二绝缘反射层;
步骤S5、在所述N型半导体层部分表面蒸镀形成N型焊盘电极,并在所述N型焊盘电极一侧沿所述发光柱的侧壁、表面及所述凹槽底部蒸镀形成连续的N型电极扩展条,所述N型电极扩展条的水平宽度L1≤所述第一绝缘反射层的水平宽度L2≤所述发光柱的水平宽度L3;且N型焊盘电极和N型电极扩展条形成电连接,构成N型电极;
步骤S6、在所述透明导电层的部分表面蒸镀形成P型焊盘电极,在所述P型焊盘电极一侧沿所述透明导电层的蒸镀形成P型电极扩展条;所述P型电极扩展条位于所述第二绝缘反射层正上方,且所述P型电极扩展条的铺设面积大于所述第二绝缘反射层的铺设面积;所述P型焊盘电极和P型电极扩展条形成电连接,构成P型电极。
经由上述的技术方案,从而达到如下效果:
1、通过在N电极制作区域形成若干发光柱,增加LED芯片的发光面积;
2、设置第一绝缘反射层包括绝缘层、反射层,且所述反射层堆叠于所述绝缘层的表面,使绝缘层与高掺隧穿层直接接触,通过高掺隧穿层与绝缘层进行晶格匹配形成应力过渡,从而提高第一绝缘反射层与外延层结构的结合度;
3、通过设置第一绝缘反射层,使在N型电极扩展条绝缘于发光区,能有效避免LED芯片的漏电;
4、在N型电极扩展条下面设置反射层,能避免光被金属电极吸收,同时形成全反射改变出光方向,故而增加LED芯片的发光效率;
5、设置第二绝缘反射层包括绝缘层、反射层,且所述反射层堆叠于所述绝缘层的表面,使绝缘层与高掺隧穿层直接接触,通过高掺隧穿层与绝缘层进行晶格匹配形成应力过渡,从而提高第二绝缘反射层与外延层结构的结合度;
6、通过高掺隧穿层与透明导电层形成高效的欧姆接触,提高LED芯片的电流扩展效果;
7、通过由低折射率物质层和高折射率物质层交替构成的分布布拉格反射器,能进一步提高LED芯片的发光效率和发光亮度。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本实用新型的实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据提供的附图获得其他的附图。
图1为现有半导体芯片的结构示意图;
图2为现有半导体芯片的俯视图;
图3为本实用新型实施例提供的LED芯片的结构示意图;
图4为本实用新型实施例提供的LED芯片的俯视图;
图5为图4所示C处的局部放大示意图;
图9为第一绝缘反射层、第二绝缘反射层的结构示意图;
图6至图12为本实用新型实施例提供的LED芯片的制作方法。
图中符号说明:
1P、衬底,2P、外延结构,3P、电流扩展层,4P、绝缘层,5P、N型电极,5-1P、N电极焊盘,5-2P、N电极扩展条,6P、P型电极,6-1P、P电极焊盘,6-2P、P电极扩展条。
1、衬底,2、N型半导体层,3、有源区,4、P型半导体层,5、高掺P型半导体层,6、高掺隧穿层,7a、第一绝缘反射层,7b、第二绝缘反射层,8、透明导电层,9a、N型焊盘电极,9b、N型电极扩展条,10a、P型焊盘电极,10b、P型电极扩展条,11、绝缘层,12、反射层,13、凹槽,14、凸起,L1、N型电极扩展条的水平宽度,L2、第一绝缘反射层的水平宽度,L3、发光柱的水平宽度。
具体实施方式
为本实用新型的内容更加清晰,下面结合附图对本实用新型的内容作进一步说明。本实用新型不局限于该具体实施例。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
本实施例提供的LED芯片,如图3-图5所示,包括:
衬底1;
设置在衬底1表面的外延层结构;外延层结构包括:依次叠加于衬底1上的N型半导体层2、有源区3、P型半导体层4、高掺P型半导体层5、高掺隧穿层6;
外延层结构远离所述衬底的一侧表面包括N电极制作区域和P电极制作区域;在N电极制作区域的局部表面向N型半导体层2的延伸方向设有若干凹槽13,并显露N型半导体层2;各凹槽13呈阵列分布,且相邻两个凹槽13之间形成凸起14;各凸起14的表面及侧壁设置第一绝缘反射层7a;各凸起14、第一绝缘反射层7a构成发光柱;在N型半导体层2部分表面设置N型焊盘电极9a,在N型焊盘电极9a一侧沿发光柱的侧壁、表面及凹槽13底部设置连续的N型电极扩展条9b,且N型焊盘电极9a和N型电极扩展条形9b成电连接,构成N型电极;
沉积于P电极制作区域的部分表面的第二绝缘反射层7b,及在第二绝缘反射层7b表面及P电极制作区域的裸露表面蒸镀形成的透明导电层8;
设置于部分透明导电层8表面的P型焊盘电极10a,在P型焊盘电极10a一侧沿透明导电层8的表面设置P型电极扩展条10b,且P型电极扩展条10b位于第二绝缘反射层7b正上方;P型焊盘电极10a和P型电极扩展条10b形成电连接,构成P型电极。
透明导电层8完全覆盖P电极制作区域及第二绝缘反射层7b。
N型电极扩展条的水平宽度L1≤第一绝缘反射层的水平宽度L2≤发光柱的水平宽度L3。
高掺隧穿层6为Si掺杂,且Si的掺杂浓度为2*1019/CM3。
高掺P型半导体层4和高掺隧穿层6的厚度均不超过10nm。
第二绝缘反射层7b的铺设面积≤P型电极扩展条10b的铺设面积。
如图9所示,第一绝缘反射层7a、第二绝缘反射层7b包括绝缘层11、反射层12;且反射层12堆叠于绝缘层11的表面。
反射层12包括由低折射率物质层和高折射率物质层交替构成的分布布拉格反射器。
低折射率物质层包括SiOx材料层,高折射率物质层包括TiOy材料层。
如图5-图12所示,本实施例还提供了上述LED芯片的制作方法,包括以下步骤:
步骤S1、提供一衬底1,在该衬底1上形成外延层结构,外延层结构包括依次形成于衬底1上的N型半导体层2、有源区3、P型半导体层4、高掺P型半导体层5、高掺隧穿层6,高掺隧穿层6为Si掺杂;
步骤S2、将外延层结构远离所述衬底的一侧表面划分为N电极制作区域和P电极制作区域;通过正性光刻、ICP蚀刻、去胶工艺,在N电极制作区域的局部表面向N型半导体层2的延伸方向形成若干凹槽13,并显露N型半导体层2;各凹槽13呈阵列分布,且相邻两个凹槽13之间形成凸起14;
步骤S3、通过正性光刻工艺、去胶工艺,在各凸起14的表面及侧壁沉积第一绝缘反射层7a;并在P电极制作区域的部分表面沉积有第二绝缘反射层7b;第一绝缘反射层7a、第二绝缘反射层7b包括绝缘层11、反射层12;反射层12由交替层叠的SiOx材料层和TiOy材料层构成;
步骤S4、在第二绝缘反射层7b表面及P电极制作区域的裸露表面蒸镀形成透明导电层8,且透明导电层8完全覆盖P电极制作区域及第二绝缘反射层7b;
步骤S5、在N型半导体层2部分表面蒸镀形成N型焊盘电极9a,并在N型焊盘电极9a一侧沿发光柱的侧壁、表面及凹槽13底部蒸镀形成连续的N型电极扩展条9b,N型电极扩展条的水平宽度L1≤所述第一绝缘反射层的水平宽度L2≤所述发光柱的水平宽度L3;且N型焊盘电极9a和N型电极扩展条形9b成电连接,构成N型电极;
步骤S6、在透明导电层8的部分表面蒸镀形成P型焊盘电极10a,在P型焊盘电极10a一侧沿透明导电层8蒸镀形成P型电极扩展条10b;P型电极扩展条10b位于第二绝缘反射层7b正上方,且P型电极扩展条10b的铺设面积大于第二绝缘反射层7b的铺设面积;P型焊盘电极10a和P型电极扩展条形10b成电连接,构成P型电极。
综上所述,经由上述的技术方案,从而达到如下效果:
1、通过在N电极制作区域形成若干发光柱,增加LED芯片的发光面积;
2、设置第一绝缘反射层7a包括绝缘层11、反射层12,且所述反射层12堆叠于所述绝缘层11的表面,使绝缘层11与高掺隧穿层6直接接触,通过高掺隧穿层6与绝缘层11进行晶格匹配形成应力过渡,从而提高第一绝缘反射层7a与外延层结构的结合度;
3、通过设置第一绝缘反射层7a,使在N型电极扩展条9b绝缘于发光区,能有效避免LED芯片的漏电;
4、在N型电极扩展条9b下面设置反射层12,能避免光被金属电极吸收,同时形成全反射改变出光方向,故而增加LED芯片的发光效率;
5、设置第二绝缘反射层7b包括绝缘层11、反射层12,且所述反射层12堆叠于所述绝缘层11的表面,使绝缘层11与高掺隧穿层6直接接触,通过高掺隧穿层6与绝缘层11进行晶格匹配形成应力过渡,从而提高第二绝缘反射层7b与外延层结构的结合度;
6、通过高掺隧穿层6与透明导电层8形成高效的欧姆接触,提高LED芯片的电流扩展效果;
7、通过由低折射率物质层和高折射率物质层交替构成的分布布拉格反射器,能进一步提高LED芯片的发光效率和发光亮度。
需要说明的是,本说明书中的各个实施例均采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似的部分互相参见即可。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本实用新型。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本实用新型的精神或范围的情况下,在其它实施例中实现。因此,本实用新型将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (9)
1.一种LED芯片,其特征在于,包括:
衬底;
设置在所述衬底表面的外延层结构;所述外延层结构包括:依次叠加于所述衬底上的N型半导体层、有源区、P型半导体层、高掺P型半导体层、高掺隧穿层;
所述外延层结构远离所述衬底的一侧表面包括N电极制作区域和P电极制作区域;在所述N电极制作区域的局部表面向所述N型半导体层的延伸方向设有若干凹槽,并显露所述N型半导体层;各所述凹槽呈阵列分布,且相邻两个所述凹槽之间形成凸起;各所述凸起的表面及侧壁设置第一绝缘反射层;各所述凸起、第一绝缘反射层构成发光柱;在所述N型半导体层部分表面设置N型焊盘电极,在所述N型焊盘电极一侧沿所述发光柱的侧壁、表面及所述凹槽底部设置连续的N型电极扩展条,且N型焊盘电极和N型电极扩展条形成电连接,构成N型电极;
沉积于所述P电极制作区域的部分表面的第二绝缘反射层,及在所述第二绝缘反射层表面及P电极制作区域的裸露表面蒸镀形成的透明导电层;
设置于部分所述透明导电层表面的P型焊盘电极,在所述P型焊盘电极一侧沿所述透明导电层的表面设置P型电极扩展条,且所述P型电极扩展条位于所述第二绝缘反射层正上方;所述P型焊盘电极和P型电极扩展条形成电连接,构成P型电极。
2.根据权利要求1所述的LED芯片,其特征在于:所述透明导电层完全覆盖所述P电极制作区域及第二绝缘反射层。
3.根据权利要求1所述的LED芯片,其特征在于:所述N型电极扩展条的水平宽度(L1)≤所述第一绝缘反射层的水平宽度(L2)≤所述发光柱的水平宽度(L3)。
4.根据权利要求1所述的LED芯片,其特征在于:所述高掺隧穿层为Si掺杂,且所述Si的掺杂浓度为2*1019/CM3。
5.根据权利要求1所述的LED芯片,其特征在于:所述高掺P型半导体层和高掺隧穿层的厚度均不超过10nm。
6.根据权利要求1所述的LED芯片,其特征在于:所述第二绝缘反射层的铺设面积≤所述P型电极扩展条的铺设面积。
7.根据权利要求1所述的LED芯片,其特征在于:所述第一绝缘反射层、第二绝缘反射层包括绝缘层、反射层;且所述反射层堆叠于所述绝缘层的表面。
8.根据权利要求7所述的LED芯片,其特征在于:所述反射层包括由低折射率物质层和高折射率物质层交替构成的分布布拉格反射器。
9.根据权利要求8所述的LED芯片,其特征在于:所述低折射率物质层包括SiOx材料层,所述高折射率物质层包括TiOy材料层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201921042737.4U CN209859967U (zh) | 2019-07-05 | 2019-07-05 | 一种led芯片 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201921042737.4U CN209859967U (zh) | 2019-07-05 | 2019-07-05 | 一种led芯片 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN209859967U true CN209859967U (zh) | 2019-12-27 |
Family
ID=68943010
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201921042737.4U Active CN209859967U (zh) | 2019-07-05 | 2019-07-05 | 一种led芯片 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN209859967U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110233191A (zh) * | 2019-07-05 | 2019-09-13 | 厦门乾照半导体科技有限公司 | 一种led芯片及其制作方法 |
-
2019
- 2019-07-05 CN CN201921042737.4U patent/CN209859967U/zh active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110233191A (zh) * | 2019-07-05 | 2019-09-13 | 厦门乾照半导体科技有限公司 | 一种led芯片及其制作方法 |
CN110233191B (zh) * | 2019-07-05 | 2024-02-27 | 厦门乾照半导体科技有限公司 | 一种led芯片及其制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110233191B (zh) | 一种led芯片及其制作方法 | |
KR100599012B1 (ko) | 열전도성 기판을 갖는 발광 다이오드 및 그것을 제조하는방법 | |
KR101017395B1 (ko) | 복수개의 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법 | |
US8895329B2 (en) | Patterned substrate for light emitting diode and light emitting diode employing the same | |
US9281446B2 (en) | Light-emitting diode and method for manufacturing same | |
CN112397626B (zh) | 一种发光二极管 | |
KR101093117B1 (ko) | 교류용 발광 소자 및 그것을 제조하는 방법 | |
US20120037946A1 (en) | Light emitting devices | |
TWI459594B (zh) | 半導體發光裝置 | |
CN111477647A (zh) | 发光元件及其制造方法 | |
CN107808914A (zh) | 一种发光二极管及其制作方法 | |
KR20100075420A (ko) | 복수개의 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법 | |
CN209859967U (zh) | 一种led芯片 | |
TW201301552A (zh) | Led磊晶結構 | |
TW201415670A (zh) | 發光二極體晶片 | |
CN105655461A (zh) | 一种led芯片及其制造方法 | |
TW201320402A (zh) | 固態發光半導體元件 | |
KR20100108907A (ko) | 복수개의 발광셀들을 갖는 발광 소자 | |
KR101171326B1 (ko) | 발광 소자 및 이의 제조 방법 | |
CN205016552U (zh) | 一种蓝绿发光二极管芯片 | |
CN112652686B (zh) | 一种大尺寸led芯片及其制作方法 | |
CN116779741B (zh) | 一种提升发光亮度的led芯片及其制备方法 | |
CN217387194U (zh) | 一种led芯片 | |
CN113130717B (zh) | 一种可实现光均匀分布的mini-LED芯片及其制备方法 | |
CN111525009B (zh) | 半导体发光器件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |