CN209804658U - 一种台面型AlGaN/GaN异质结双极晶体管器件 - Google Patents
一种台面型AlGaN/GaN异质结双极晶体管器件 Download PDFInfo
- Publication number
- CN209804658U CN209804658U CN201921767814.2U CN201921767814U CN209804658U CN 209804658 U CN209804658 U CN 209804658U CN 201921767814 U CN201921767814 U CN 201921767814U CN 209804658 U CN209804658 U CN 209804658U
- Authority
- CN
- China
- Prior art keywords
- gan
- layer
- intrinsic
- region
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
本实用新型提供一种台面型AlGaN/GaN异质结双极晶体管器件，包括Al2O3衬底，顺序层叠于Al2O3衬底上的第一本征GaN缓冲层、第二本征GaN缓冲层、GaN衬底层、GaN集电区、GaN亚集电区、第一本征GaN阻挡层、GaN基区薄层、第二本征GaN阻挡层、AlxGa1‑xN层、AlrGa1‑rN渐变层和GaN帽层，GaN帽层至GaN亚集电区刻蚀形成左右侧梯形台面，左侧梯形台面特定区域磷离子注入，右侧梯形台面特定区域氟化硼离子注入，整个器件表面形成有氧化薄膜层，在电极接触孔位置对应的氧化薄膜层刻蚀有对应电极窗口，对应电极窗口上形成有多晶硅层，对应电极窗口处形成有电极引线。本申请能提高器件可靠性、特征频率和击穿电压。
Description
技术领域
本实用新型涉及半导体技术领域，具体涉及一种台面型AlGaN/GaN异质结双极晶体管器件。
背景技术
以硅(Si)和砷化镓(GaAs)为代表的传统半导体材料，其器件在抗辐射、高温、高压和高功率的要求下已逐渐不能满足现代电子技术的发展。宽禁带半导体氮化镓(GaN)电子器件，可以应用在高温、高压、高频和恶劣的环境中，如雷达和无线通信的基站及卫星通信。
由于GaN的禁带宽度大、击穿电压高、电子饱和漂移速度高，具有优良的电学和光学特性以及良好的化学稳定性，使其在高频大功率、高温电子器件等方面倍受青睐。GaN异质结双极晶体管(HBT)具有高的电流增益。目前，据报道用于大功率通信和雷达的功率放大器的AlGaN/GaN NPN型HBT 器件，其高温工作的温度可达到300℃，从而得到了国防和通信领域的广泛重视。
随着GaN器件技术的日渐成熟，越来越多的通信系统设备中会更多的使用GaNHBT，使系统的工作能力与可靠性都得到最大限度的提升：在军事方面，美国雷声公司正在研发基于GaN HBT的收发组件，以用于未来的军事雷达升级；在民用方面，GaN HBT对高频率和大功率的处理能力对于发展高级通信网络中的放大器和调制器以及其它关键器件都很重要。
而本实用新型的发明人经过研究发现，目前受限于以蓝宝石和碳化硅 (SiC)作为衬底的异质外延技术生长出的GaN单晶的位错密度较高，性能还不太令人满意，GaN HBT的直流电流增益仍比较小，工艺过程并不十分稳定；并且，器件外延层结构的精心设计与器件几何结构优化对于实现稳定的器件和电路性能至关重要。有鉴于此，有必要对现有的GaNHBT器件作出改进。
实用新型内容
针对现有技术受限于以蓝宝石和碳化硅作为衬底的异质外延技术生长出的 GaN单晶的位错密度较高，性能还不太令人满意，GaN HBT的直流电流增益仍比较小，工艺过程并不十分稳定的技术问题，本实用新型提供一种台面型 AlGaN/GaN异质结双极晶体管器件，其在提升器件电学性能的同时，使之能够与现有III-V族器件工艺制备流程完全兼容。
为了解决上述技术问题，本实用新型采用了如下的技术方案：
一种台面型AlGaN/GaN异质结双极晶体管器件，包括Al2O3衬底，所述 Al2O3衬底表面形成有第一本征GaN缓冲层，所述第一本征GaN缓冲层表面形成有第二本征GaN缓冲层，所述第二本征GaN缓冲层表面形成有N型磷掺杂GaN衬底层，所述GaN衬底层表面形成有N型磷掺杂GaN集电区，所述 GaN集电区表面形成有N型磷掺杂GaN亚集电区，所述GaN亚集电区表面形成有未掺杂第一本征GaN阻挡层，所述第一本征GaN阻挡层表面形成有P 型掺硼的GaN基区薄层，所述GaN基区薄层表面形成有未掺杂第二本征GaN 阻挡层，所述第二本征GaN阻挡层表面形成有N型砷掺杂AlxGa1-xN层，所述AlxGa1-xN层表面形成有N型砷掺杂AlrGa1-rN渐变层，渐变层中Al的摩尔组分r自下而上从x渐变至0，所述AlrGa1-rN渐变层表面形成有N型砷掺杂 GaN帽层，所述GaN帽层至GaN亚集电区刻蚀形成左侧梯形台面和右侧梯形台面，所述左侧梯形台面集电极接触孔区域离子注入有磷，所述右侧梯形台面基区电极接触孔区域离子注入有氟化硼，所述器件表面形成有氧化薄膜层，所述左侧集电区电极、右侧基区电极和中间发射区电极接触孔位置对应的氧化薄膜层刻蚀形成有对应电极窗口，所述对应电极窗口上形成有磷掺杂多晶硅层，所述对应电极窗口处形成有金属电极引线。
进一步，所述Al2O3衬底和第一本征GaN缓冲层之间形成有AlN过渡层。
进一步，所述第一本征GaN缓冲层的厚度为2μm，所述第二本征GaN缓冲层的厚度为1μm，所述GaN衬底层的厚度为2μm。
进一步，所述GaN集电区的厚度为0.5μm，所述GaN亚集电区的厚度为 0.8μm。
进一步，所述第一本征GaN阻挡层和第二本征GaN阻挡层的厚度为 0.05nm，所述GaN基区薄层的厚度为0.15μm。
进一步，所述AlxGa1-xN层的厚度为0.1μm，所述AlrGa1-rN渐变层的厚度为0.15μm，所述GaN帽层的厚度为0.2μm。
进一步，所述多晶硅层的厚度为400nm。
本实用新型还提供一种前述台面型AlGaN/GaN异质结双极晶体管器件制备方法，所述方法中材料层的生长方式均为MOCVD方法并包括以下步骤：
S1、利用化学清洗方法清洁Al2O3衬底，去除多余的氧化物后进行干燥和解理，在解理后的Al2O3衬底表面生长第一本征GaN缓冲层，生长温度为 600～800℃，之后继续在第一本征GaN缓冲层表面生长第二本征GaN缓冲层，生长温度为300～400℃，最后在第二本征GaN缓冲层表面生长N型磷掺杂GaN衬底层，磷掺杂浓度为1×1017cm-3；
S2、在所述N型磷掺杂GaN衬底层表面生长一层N型磷掺杂GaN集电区，该集电区中磷掺杂浓度为5×1017cm-3，在N型磷掺杂GaN集电区表面生长一层N型磷掺杂GaN亚集电区，该亚集电区中磷掺杂浓度为5×1019cm-3；
S3、在所述N型磷掺杂GaN亚集电区表面生长一层未掺杂第一本征GaN 阻挡层，在第一本征GaN阻挡层表面生长一层P型掺硼的GaN基区薄层，硼掺杂浓度为2×1019cm-3，在GaN基区薄层表面生长一层未掺杂第二本征GaN 阻挡层；
S4、在所述第二本征GaN阻挡层表面生长一层N型砷掺杂AlxGa1-xN 层，该层中砷掺杂浓度为1×1018cm-3，在N型砷掺杂AlxGa1-xN层表面生长一层N型砷掺杂AlrGa1-rN渐变层，渐变层中Al的摩尔组分r自下而上从x渐变至0且砷掺杂浓度为1×1018cm-3，在N型砷掺杂AlrGa1-rN渐变层表面继续生长N型砷掺杂GaN帽层，帽层中砷掺杂浓度为5×1018cm-3；
S5、利用等离子刻蚀工艺将器件从GaN帽层刻蚀至GaN亚集电区，形成左侧梯形台面和右侧梯形台面，台面刻蚀角度为钝角；
S6、在器件左侧梯形台面确定集电极接触孔区域为特定区域，在该特定区域进行磷离子注入，注入剂量为1×1016cm-2，注入能量为50keV，在器件右侧梯形台面确定基区电极接触孔区域为特定区域，在该特定区域进行氟化硼离子注入，注入剂量为1×1016cm-2，注入能量为45keV；离子注入后进行退火操作，退火温度控制在500～600℃；
S7、在整个器件的表面沉积一层SiO2氧化薄膜层；
S8、确定发射区、集电区和基区电极接触孔位置，在SiO2氧化薄膜层刻蚀出发射区电极窗口、集电区电极窗口和基区电极窗口；在整个器件的表面沉积一层磷掺杂多晶硅层，磷掺杂浓度为5×1019cm-3；
S9、除发射区电极窗口、集电区电极窗口和基区电极窗口对应的多晶硅层外，刻蚀掉其余多余的多晶硅层；在整个器件表面溅射金属铝，形成金属层，刻蚀掉除基极、发射极和集电极以外的金属层，分别形成三条金属电极引线，至此器件制作完成。
进一步，所述步骤S1中进一步包括：将解理后的Al2O3衬底进行氢等离子清洗，同时在反应室内加入氮等离子体，对Al2O3衬底表面进行氮化，形成一层AlN过渡层。
进一步，所述步骤S5中，台面刻蚀角度为100°。
与现有技术相比，本实用新型提供的台面型AlGaN/GaN异质结双极晶体管器件及其制备方法，具有以下技术优点：
1、采用顺序层叠的Al2O3衬底、第一本征GaN缓冲层、第二本征GaN缓冲层和N型磷掺杂GaN衬底层构成器件衬底层结构，GaN衬底层表面的缺陷密度与传统的在蓝宝石或者碳化硅(SiC)上生长的GaN衬底相比大大减小，获得了表面缺陷密度更佳的GaN衬底，减小了表面复合，提高了器件可靠性；
2、利用顺序层叠的N型砷掺杂AlxGa1-xN层、N型砷掺杂AlrGa1-rN渐变层和N型砷掺杂GaN帽层构成的多层发射区结构，在AlGaN/GaN发射结正向偏置条件下，渐变层AlrGa1-rN的导带几乎不发生倾斜，禁带宽度的变化主要体现在价带，因此在发射区的渐变层AlrGa1-rN内会引入一个加速反向注入的少子(空穴)输运的电场，进一步提高发射区的时间常数，减小发射区电荷存贮时间，有利于提高器件的频率特性；
3、使用梯形的台面结构，减小了集电区材料层表面的电场，有利于分散表面电场，提高了器件的击穿电压；
4、制备方法与主流的化合物半导体工艺制程兼容，结构简单，易于大规模制造。
附图说明
图1是本实用新型提供的台面型AlGaN/GaN异质结双极晶体管器件结构示意图。
图2a～2h是本实用新型提供的台面型AlGaN/GaN异质结双极晶体管器件制备方法中各个流程阶段的层结构示意图。
具体实施方式
为了使本实用新型实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合具体图示，进一步阐述本实用新型。
在本实用新型的描述中，需要理解的是，术语“纵向”、“径向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。在本实用新型的描述中，除非另有说明，“多个”的含义是两个或两个以上。
请参考图1所示，本实用新型提供一种台面型AlGaN/GaN异质结双极晶体管器件，包括Al2O3衬底，所述Al2O3衬底表面形成有第一本征GaN缓冲层，所述第一本征GaN缓冲层表面形成有第二本征GaN缓冲层，所述第二本征GaN缓冲层表面形成有N型磷掺杂GaN衬底层，所述GaN衬底层表面形成有N型磷掺杂GaN集电区，所述GaN集电区表面形成有N型磷掺杂GaN亚集电区，所述GaN亚集电区表面形成有未掺杂第一本征GaN阻挡层，所述第一本征GaN阻挡层表面形成有P型掺硼的GaN基区薄层，所述GaN基区薄层表面形成有未掺杂第二本征GaN阻挡层，所述第二本征GaN阻挡层表面形成有N型砷掺杂AlxGa1-xN层，所述AlxGa1-xN层表面形成有N型砷掺杂 AlrGa1-rN渐变层，渐变层中Al的摩尔组分r自下而上从x渐变至0，所述AlrGa1-rN渐变层表面形成有N型砷掺杂GaN帽层，所述GaN帽层至GaN亚集电区刻蚀形成左侧梯形台面和右侧梯形台面，所述左侧梯形台面集电极接触孔区域离子注入有磷，所述右侧梯形台面基区电极接触孔区域离子注入有氟化硼，所述器件表面形成有氧化薄膜层，所述左侧集电区电极、右侧基区电极和中间发射区电极接触孔位置对应的氧化薄膜层刻蚀形成有对应电极窗口，所述对应电极窗口上形成有磷掺杂多晶硅层，所述对应电极窗口处形成有金属电极引线。
作为具体实施例，所述Al2O3衬底和第一本征GaN缓冲层之间形成有 AlN过渡层，由此可以减小晶格位错在第一本征GaN缓冲层中积累和攀升，有利于提高第一本征GaN缓冲层的材料质量和表面形貌，减小位错密度和表面态，有利于提高器件的电学性能。
作为具体实施例，所述第一本征GaN缓冲层的厚度为2μm，所述第二本征GaN缓冲层的厚度为1μm，所述GaN衬底层的厚度为2μm，由此可以此为典型厚度值。
作为具体实施例，所述GaN集电区的厚度为0.5μm，所述GaN亚集电区的厚度为0.8μm，由此可以减小GaN亚集电区的串联电阻。
作为具体实施例，所述第一本征GaN阻挡层和第二本征GaN阻挡层的厚度为0.05nm，所述GaN基区薄层的厚度为0.15μm，由此可以阻挡重掺杂 GaN基区薄层中的受主杂质原子向发射区和集电区区域进行扩散，抑制发射结和集电结的寄生势垒效应。
作为具体实施例，所述AlxGa1-xN层的厚度为0.1μm，所述AlrGa1-rN渐变层的厚度为0.15μm，所述GaN帽层的厚度为0.2μm，由此可以抑制重掺杂多晶硅发射极中杂质原子的扩散作用。
作为具体实施例，所述多晶硅层的厚度为400nm，由此可以减小发射极串联电阻。
请参考图2a～2h所示，本实用新型还提供一种前述台面型AlGaN/GaN异质结双极晶体管器件制备方法，所述方法中材料层的生长方式均为MOCVD (金属有机物化学气相淀积)方法并包括以下步骤：
S1、利用化学清洗方法清洁Al2O3衬底，去除多余的氧化物后进行干燥和解理，在解理后的Al2O3衬底表面生长一层较厚如2μm的第一本征GaN缓冲层，生长温度为600～800℃(高温)，之后继续在第一本征GaN缓冲层表面生长一层厚度为1μm的第二本征GaN缓冲层，生长温度为300～400℃(低温)，最后在第二本征GaN缓冲层表面生长一层厚度为2μm的N型磷掺杂 GaN衬底层，典型磷掺杂浓度为1×1017cm-3；衬底的层结构如图2a所示，由此该衬底层表面的缺陷密度与传统的在蓝宝石或者碳化硅上生长的GaN衬底相比大大减小；
S2、在所述N型磷掺杂GaN衬底层表面生长一层厚度为0.5μm的N型磷掺杂GaN集电区，该集电区中磷掺杂浓度为5×1017cm-3，在N型磷掺杂GaN 集电区表面生长一层厚度为0.8μm的N型磷掺杂GaN亚集电区，该亚集电区中磷掺杂浓度为5×1019cm-3，层结构如图2b所示；
S3、为了抑制基区中硼原子向发射区以及集电区扩散所带来的负面效果，抑制寄生势垒效应，在所述N型磷掺杂GaN亚集电区表面继续生长一层厚度为0.05nm的未掺杂第一本征GaN阻挡层，在第一本征GaN阻挡层表面生长一层厚度为0.15μm的P型掺硼的GaN基区薄层，该层为重掺杂，硼掺杂浓度为2×1019cm-3，在GaN基区薄层表面生长一层未掺杂第二本征GaN阻挡层，厚度与GaN亚集电区之上的第一本征GaN阻挡层相同为0.15μm，层结构如图2c所示；
S4、基于GaN基区薄层之上的第二本征GaN阻挡层，生长一层厚度为 0.1μm的N型砷掺杂AlxGa1-xN层作为发射区的一部分，使用砷(As)掺杂可以避免基区塌陷，该层中砷掺杂浓度为1×1018cm-3，0<x<1，且x的取值可以根据实际需要灵活调节，在N型砷掺杂AlxGa1-xN层表面继续生长一层厚度为 0.15μm的N型砷掺杂AlrGa1-rN渐变层，渐变层中Al的摩尔组分r自下而上从x渐变至0且砷掺杂浓度为1×1018cm-3，在N型砷掺杂AlrGa1-rN渐变层表面继续生长一层厚度为0.2μm的N型砷掺杂GaN帽层(cap-layer)，帽层中砷掺杂浓度为5×1018cm-3，多层发射区层结构如图2d所示；
S5、在以上各层材料淀积后，为了提高器件的击穿电压，需要进行台面刻蚀，并以此隔离发射区与基区和集电区的接触，利用现有的等离子刻蚀工艺将器件从GaN帽层刻蚀至GaN亚集电区，形成左侧梯形台面和右侧梯形台面，台面刻蚀角度为钝角，刻蚀之后的台面结构如图2e所示；
S6、在器件左侧梯形台面确定集电极接触孔区域为特定区域，在该特定区域进行磷离子注入，注入剂量为1×1016cm-2，注入能量为50keV，在器件右侧梯形台面确定基区电极接触孔区域为特定区域，在该特定区域进行氟化硼离子注入，注入剂量为1×1016cm-2，注入能量为45keV，如图2f所示；离子注入后进行退火操作，退火温度控制在500～600℃；
S7、在整个器件的表面沉积一层SiO2氧化薄膜层，薄膜层厚度对器件特性无影响，取决于具体实现工艺，如图2g所示；
S8、确定发射区、集电区和基区电极接触孔位置，在SiO2氧化薄膜层刻蚀出发射区电极窗口、集电区电极窗口和基区电极窗口；在整个器件的表面沉积一层厚度为400nm的磷掺杂多晶硅层，磷掺杂浓度为5×1019cm-3；
S9、除发射区电极窗口、集电区电极窗口和基区电极窗口对应的多晶硅层外，刻蚀掉其余多余的多晶硅层；在整个器件表面溅射金属铝，形成金属层，刻蚀掉除基极、发射极和集电极以外的金属层，分别形成三条金属电极引线，至此器件制作完成，如图2h所示。
作为具体实施例，请参考图2a所示，所述步骤S1中进一步包括：将解理后的Al2O3衬底进行氢等离子清洗，同时在反应室内加入氮等离子体，对 Al2O3衬底表面进行氮化，以形成一层AlN过渡层。
作为具体实施例，所述步骤S5中，台面刻蚀角度为100°，由此更有利于分散表面电场，提高器件的击穿电压。
与现有技术相比，本实用新型提供的台面型AlGaN/GaN异质结双极晶体管器件及其制备方法，具有以下技术优点：
1、采用顺序层叠的Al2O3衬底、第一本征GaN缓冲层、第二本征GaN缓冲层和N型磷掺杂GaN衬底层构成器件衬底层结构，GaN衬底层表面的缺陷密度与传统的在蓝宝石或者碳化硅(SiC)上生长的GaN衬底相比大大减小，获得了表面缺陷密度更佳的GaN衬底，减小了表面复合，提高了器件可靠性；
2、利用顺序层叠的N型砷掺杂AlxGa1-xN层、N型砷掺杂AlrGa1-rN渐变层和N型砷掺杂GaN帽层构成的多层发射区结构，在AlGaN/GaN发射结正向偏置条件下，渐变层AlrGa1-rN的导带几乎不发生倾斜，禁带宽度的变化主要体现在价带，因此在发射区的渐变层AlrGa1-rN内会引入一个加速反向注入的少子(空穴)输运的电场，进一步提高发射区的时间常数，减小发射区电荷存贮时间，有利于提高器件的频率特性；
3、使用梯形的台面结构，减小了集电区材料层表面的电场，有利于分散表面电场，提高了器件的击穿电压；
4、制备方法与主流的化合物半导体工艺制程兼容，结构简单，易于大规模制造。
最后说明的是，以上实施例仅用以说明本实用新型的技术方案而非限制，尽管参照较佳实施例对本实用新型进行了详细说明，本领域的普通技术人员应当理解，可以对本实用新型的技术方案进行修改或者等同替换，而不脱离本实用新型技术方案的宗旨和范围，其均应涵盖在本实用新型的权利要求范围当中。
Claims (7)
1.一种台面型AlGaN/GaN异质结双极晶体管器件，其特征在于，包括Al2O3衬底，所述Al2O3衬底表面形成有第一本征GaN缓冲层，所述第一本征GaN缓冲层表面形成有第二本征GaN缓冲层，所述第二本征GaN缓冲层表面形成有N型磷掺杂GaN衬底层，所述GaN衬底层表面形成有N型磷掺杂GaN集电区，所述GaN集电区表面形成有N型磷掺杂GaN亚集电区，所述GaN亚集电区表面形成有未掺杂第一本征GaN阻挡层，所述第一本征GaN阻挡层表面形成有P型掺硼的GaN基区薄层，所述GaN基区薄层表面形成有未掺杂第二本征GaN阻挡层，所述第二本征GaN阻挡层表面形成有N型砷掺杂AlxGa1-xN层，所述AlxGa1-xN层表面形成有N型砷掺杂AlrGa1-rN渐变层，渐变层中Al的摩尔组分r自下而上从x渐变至0，所述AlrGa1-rN渐变层表面形成有N型砷掺杂GaN帽层，所述GaN帽层至GaN亚集电区刻蚀形成左侧梯形台面和右侧梯形台面，所述左侧梯形台面集电极接触孔区域离子注入有磷，所述右侧梯形台面基区电极接触孔区域离子注入有氟化硼，所述器件表面形成有氧化薄膜层，所述左侧集电区电极、右侧基区电极和中间发射区电极接触孔位置对应的氧化薄膜层刻蚀形成有对应电极窗口，所述对应电极窗口上形成有磷掺杂多晶硅层，所述对应电极窗口处形成有金属电极引线。
2.根据权利要求1所述的台面型AlGaN/GaN异质结双极晶体管器件，其特征在于，所述Al2O3衬底和第一本征GaN缓冲层之间形成有AlN过渡层。
3.根据权利要求1所述的台面型AlGaN/GaN异质结双极晶体管器件，其特征在于，所述第一本征GaN缓冲层的厚度为2μm，所述第二本征GaN缓冲层的厚度为1μm，所述GaN衬底层的厚度为2μm。
4.根据权利要求1所述的台面型AlGaN/GaN异质结双极晶体管器件，其特征在于，所述GaN集电区的厚度为0.5μm，所述GaN亚集电区的厚度为0.8μm。
5.根据权利要求1所述的台面型AlGaN/GaN异质结双极晶体管器件，其特征在于，所述第一本征GaN阻挡层和第二本征GaN阻挡层的厚度为0.05nm，所述GaN基区薄层的厚度为0.15μm。
6.根据权利要求1所述的台面型AlGaN/GaN异质结双极晶体管器件，其特征在于，所述AlxGa1-xN层的厚度为0.1μm，所述AlrGa1-rN渐变层的厚度为0.15μm，所述GaN帽层的厚度为0.2μm。
7.根据权利要求1所述的台面型AlGaN/GaN异质结双极晶体管器件，其特征在于，所述多晶硅层的厚度为400nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201921767814.2U CN209804658U (zh) | 2019-10-21 | 2019-10-21 | 一种台面型AlGaN/GaN异质结双极晶体管器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201921767814.2U CN209804658U (zh) | 2019-10-21 | 2019-10-21 | 一种台面型AlGaN/GaN异质结双极晶体管器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN209804658U true CN209804658U (zh) | 2019-12-17 |
Family
ID=68818165
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201921767814.2U Active CN209804658U (zh) | 2019-10-21 | 2019-10-21 | 一种台面型AlGaN/GaN异质结双极晶体管器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN209804658U (zh) |
-
2019
- 2019-10-21 CN CN201921767814.2U patent/CN209804658U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7186624B2 (en) | Bipolar transistor with lattice matched base layer | |
| JP2003297849A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JP3117831B2 (ja) | 半導体装置 | |
| CN110581167A (zh) | 一种台面型AlGaN/GaN异质结双极晶体管器件及其制备方法 | |
| US6258685B1 (en) | Method of manufacturing hetero-junction bipolar transistor | |
| US20070001195A1 (en) | Collector layer structure for a double hetero-junction bipolar transistor for power amplification applications | |
| CN209804658U (zh) | 一种台面型AlGaN/GaN异质结双极晶体管器件 | |
| US6049099A (en) | Cadmium sulfide layers for indium phosphide-based heterojunction bipolar transistors | |
| US20120073658A1 (en) | Solar Cell and Method for Fabricating the Same | |
| US7582536B1 (en) | Electronic device with reduced interface charge between epitaxially grown layers and a method for making the same | |
| US20170207329A1 (en) | Epitaxial wafer for heterojunction bipolar transistor and heterojunction bipolar transistor | |
| CN210110780U (zh) | PNP型肖特基集电区AlGaN/GaN HBT器件 | |
| CN112750691A (zh) | 氮极性面GaN材料及同质外延生长方法 | |
| JP2007042936A (ja) | Ｉｉｉ−ｖ族化合物半導体エピタキシャルウェハ | |
| JPS63200567A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
| US9865715B2 (en) | Epitaxial wafer for heterojunction bipolar transistor and heterojunction bipolar transistor | |
| CN211743162U (zh) | 一种NPN型横向SOI AlGaN/Si HBT器件结构 | |
| CN117012814B (zh) | InP基异质结双极性晶体管的外延结构及其制备方法 | |
| CN110797402A (zh) | PNP型肖特基集电区AlGaN/GaN HBT器件及其制备方法 | |
| US6914274B2 (en) | Thin-film semiconductor epitaxial substrate having boron containing interface layer between a collector layer and a sub-collector layer | |
| JP4158683B2 (ja) | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ | |
| US20220285565A1 (en) | Semiconductor device and method of manufacturing the same | |
| US10312324B2 (en) | Epitaxial wafer for hetero-junction bipolar transistor and hetero-junction bipolar transistor | |
| JP4695736B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH0571172B2 (zh) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20200122 Address after: 401573 No. 500 Jiahe Avenue, Caojie Street, Information Security Industry City, Hechuan District, Chongqing Patentee after: Zhonghe Boxin (Chongqing) Semiconductor Co., Ltd. Address before: 401573 No. 500 Jiahe Avenue, Caojie Street, Hechuan District, Chongqing Patentee before: Zhong Zheng Bo Xin (Chongqing) Semiconductor Co., Ltd. |