CN209765365U - 一种带隙基准电路 - Google Patents
一种带隙基准电路 Download PDFInfo
- Publication number
- CN209765365U CN209765365U CN201920627731.7U CN201920627731U CN209765365U CN 209765365 U CN209765365 U CN 209765365U CN 201920627731 U CN201920627731 U CN 201920627731U CN 209765365 U CN209765365 U CN 209765365U
- Authority
- CN
- China
- Prior art keywords
- reference voltage
- bandgap
- circuit
- operational amplifier
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 claims description 8
- 229910044991 metal oxide Inorganic materials 0.000 claims description 6
- 150000004706 metal oxides Chemical class 0.000 claims description 6
- 238000004088 simulation Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 13
- 238000009966 trimming Methods 0.000 description 4
- 230000001105 regulatory effect Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Abstract
本实用新型公开了一种带隙基准电路，包括第一带隙基准电压源hv_bandgap、第二带隙基准电压源lv_bandgap、模拟电源模块avdd_47v、第一参考电压模块vref_24v、第二参考电压模块vref_33v和第一基准电压模块vreg_33v；所述第一带隙基准电压源hv_bandgap输出高压带隙基准电压和高压pmos偏置电压输出至模拟电源模块avdd_47v，所述模拟电源模块avdd_47v输出模拟电压至第二带隙基准电压源lv_bandgap，所述第二带隙基准电压源lv_bandgap输出低压带隙基准电压和低压pmos偏置电压输出至第一参考电压模块vref_24v。本实用新型通过设置第二参考电压模块vref_33v和第一基准电压模块vreg_33v，能够实现为MCU(单片机或主控芯片)提供准确的参考电压和基准电压。
Description
技术领域
本实用新型涉及电路技术领域，具体为一种带隙基准电路。
背景技术
当今社会集成电路高度发展，越来越多的移动式电子产品影响并改变着人们的生活。这些电子设备均需要电源管理系统来保证产品中电池供电电压的稳定性，而电源管理系统中通常使用带隙基准电路来提供精准、稳定的基准参考电压。
实用新型内容
本实用新型的目的在于提供一种带隙基准电路，通过设置第二参考电压模块vref_33v和第一基准电压模块vreg_33v，能够实现为MCU提供准确的参考电压和基准电压。
为实现上述目的，本实用新型提供如下技术方案：一种带隙基准电路，包括第一带隙基准电压源hv_bandgap、第二带隙基准电压源lv_bandgap、模拟电源模块avdd_47v、第一参考电压模块vref_24v、第二参考电压模块 vref_33v和第一基准电压模块vreg_33v；所述第一带隙基准电压源 hv_bandgap输出高压带隙基准电压和高压pmos偏置电压输出至模拟电源模块avdd_47v，所述模拟电源模块avdd_47v输出模拟电压至第二带隙基准电压源 lv_bandgap，所述第二带隙基准电压源lv_bandgap输出低压带隙基准电压和低压pmos偏置电压输出至第一参考电压模块vref_24v，所述第一参考电压模块vref_24v输出调整参考电压至第二参考电压模块vref_33v和第一基准电压模块vreg_33v，所述第二参考电压模块vref_33v向MCU输出可调的参考电压，第一基准电压模块vreg_33v向MCU输出基准电压。
优选的，所述第一带隙基准电压源hv_bandgap与第一偏置电流源电路 current_hv相连，第二带隙基准电压源与第二偏置电流源电路current_lv相连，所述与第二偏置电流源相连与与第三偏置电流源电路currentset相连。
优选的，所述第一带隙基准电压源hv_bandgap、模拟电源模块avdd_47v、第一参考电压模块vref_24v、第二参考电压模块vref_33v和第一基准电压模块vreg_33v均由VCC端为其提供电能。
优选的，所述第一带隙基准电压源hv_bandgap包括高压偏置电流电路 HV_bias和第一集成运放电路，高压偏置电流电路HV_bias为第一集成运放电路提供偏置电流；所述第一集成运放电路的输出端连接第一MOS管，所述第一MOS管的源极输出2.4V高压带隙基准电压。
优选的，所述第一带隙基准电压源hv_bandgap中的高压偏置电流电路 HV_bias包括第一逻辑控制输入端pdhv，所述逻辑控制端pdhv用于输入断电信号。
优选的，所述第二带隙基准电压源lv_bandgap包括低压偏置电流电路 LV_bias和第二集成运放电路，低压偏置电流电路LV_bias为第二集成运放电路提供偏置电流；所述第二集成运放电路的输出端连接第二MOS管，所述第二MOS管的源极通过连接第三可调电阻输出可调的低压带隙基准电压。
优选的，所述模拟电源模块avdd_47v包括第三集成运放电路和第三MOS 管，所述第三集成运放电路的输出端与与第三MOS管的栅极相连，所述第三 MOS管的源极通过第一电阻与第三集成运放电路的同相输入端相连，所述第一电阻的另一端通过第二电阻与信号地VSS相连；所述第三MOS管的源极输出 4.7V模拟电压。
优选的，所述第一参考电压模块vref_24v包括第四集成运放电路，所述第四集成运放电路由4.7V模拟电压进行供电，第四集成运放电路的同相输入端输入1.2V低压带隙基准电压，所述第四集成运放电路的输出端输出2.4V 调整参考电压，所述第四集成运放电路的输出端通过第三电阻与第四集成运放电路的反向输入端相连，所述第三电阻的另一端通过第四电阻与信号地VSS 相连。
优选的，所述第二参考电压模块vref_33v包括第五集成运放电路和第四 MOS管，所述第五集成运放电路的输出端与第四MOS管的栅极相连，所述第四 MOS管的源极通过第五电阻与第五集成运放电路的同相输入端相连，所述第五电阻的另一端通过第六电阻与信号地VSS相连；所述第五电阻和第六电阻均为可调电阻，且所述第五电阻和第六电阻构成电压微调电路。
优选的，所述第一基准电压模块vreg_33v包括第六集成运放电路和第五 MOS管，所述第六集成运放电路的输出端与第五MOS管的栅极相连，所述第五 MOS管的源极通过第七电阻与第六集成运放电路的同相输入端相连，所述第七电阻的另一端通过第八电阻与信号地VSS相连。
与现有技术相比，本实用新型的有益效果是：本实用新型是一种带隙基准电路，包括第一带隙基准电压源hv_bandgap、第二带隙基准电压源 lv_bandgap、模拟电源模块avdd_47v、第一参考电压模块vref_24v、第二参考电压模块vref_33v和第一基准电压模块vreg_33v。第一带隙基准电压源 hv_bandgap输出2.4V高压带隙基准电压至模拟电源模块avdd_47v，模拟电源模块avdd_47v输出4.7V模拟电压作为保护芯片内部电路的模拟电源。第二带隙基准电压源lv_bandgap输出1.2V低压带隙基准电压至第一参考电压模块vref_24v，使得第一参考电压模块vref_24v输出2.4V调整参考电压至第二参考电压模块vref_33v和第一基准电压模块vreg_33v；第一基准电压模块vreg_33v能够实现向MCU输出3.3V的基准电压；第二参考电压模块 vref_33v能够向MCU输出3.3V的参考电压，并且，通过第五电阻和第六电阻构成电压微调电路可以对第二参考电压模块vref_33v能够输出3.3V的参考电压进行微调整，使输出的参考电压更精确。
第二参考电压模块vref_33v也包括第一逻辑控制输入端pdhv，其中，逻辑控制端pdhv用于输入断电信号。第二参考电压模块vref_33v的电源输出模式为二模式，正常情况下为MCU提供参考电压，当逻辑控制端pdhv输入断电信号时，则停止对MCU提供参考电压。
附图说明
图1为本实用新型一种带隙基准电路的电路原理图；
图2为本实用新型一种带隙基准电路中第一带隙基准电压源hv_bandgap 的电路原理图；
图3为本实用新型一种带隙基准电路中第二带隙基准电压源lv_bandgap 的电路原理图；
图4为本实用新型一种带隙基准电路中第一参考电压模块vref_24v的电路原理图；
图5为本实用新型一种带隙基准电路中第二参考电压模块vref_33v的电路原理图；
图6为本实用新型一种带隙基准电路中第一基准电压模块vreg_33v的电路原理图；
图7为本实用新型一种带隙基准电路中模拟电源模块avdd_47v的电路原理图；
图8为本实用新型一种带隙基准电路中第一偏置电流源电路current_hv 的电路原理图；
图9为本实用新型一种带隙基准电路中第二偏置电流源电路current_lv 的电路原理图；
图10为本实用新型一种带隙基准电路中第三偏置电流源电路currentset 的电路原理图。
图中：1、第一集成运放电路；2、第一MOS管；3、第二集成运放电路； 4、第二MOS管；5、第三集成运放电路；6、第三MOS管；7、第一电阻；8、第二电阻；9、第四集成运放电路；10、第三电阻；11、第四电阻；12、第五集成运放电路；13、第四MOS管；14、第五电阻；15、第六电阻；16、第六集成运放电路；17、第五MOS管；18、第七电阻；19、第八电阻；20、电压微调电路；21、第三可调电阻。
具体实施方式
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
请参阅图1-10，本实用新型提供的一种实施例：一种带隙基准电路，包括第一带隙基准电压源hv_bandgap、第二带隙基准电压源lv_bandgap、模拟电源模块avdd_47v、第一参考电压模块vref_24v、第二参考电压模块vref_33v 和第一基准电压模块vreg_33v；所述第一带隙基准电压源hv_bandgap输出高压带隙基准电压和高压pmos偏置电压输出至模拟电源模块avdd_47v，所述模拟电源模块avdd_47v输出模拟电压至第二带隙基准电压源lv_bandgap，所述第二带隙基准电压源lv_bandgap输出低压带隙基准电压和低压pmos偏置电压输出至第一参考电压模块vref_24v，所述第一参考电压模块vref_24v输出调整参考电压至第二参考电压模块vref_33v和第一基准电压模块vreg_33v，所述第二参考电压模块vref_33v向MCU输出可调的参考电压，第一基准电压模块vreg_33v向MCU输出基准电压。
所述第一带隙基准电压源hv_bandgap与第一偏置电流源电路current_hv 相连，第二带隙基准电压源与第二偏置电流源电路current_lv相连，所述与第二偏置电流源相连与与第三偏置电流源电路currentset相连。
其中，高压带隙基准电压为2.4V直流电压，低压带隙基准电压为1.2V 直流电压，模拟电压为4.7V直流电压。
所述第一带隙基准电压源hv_bandgap、模拟电源模块avdd_47v、第一参考电压模块vref_24v、第二参考电压模块vref_33v和第一基准电压模块 vreg_33v均由VCC端为其提供电能。
所述第一带隙基准电压源hv_bandgap包括高压偏置电流电路HV_bias和第一集成运放电路1，高压偏置电流电路HV_bias为第一集成运放电路1提供偏置电流；所述第一集成运放电路1的输出端连接第一MOS管2，所述第一 MOS管2的源极输出2.4V高压带隙基准电压。
所述第一带隙基准电压源hv_bandgap中的高压偏置电流电路HV_bias包括第一逻辑控制输入端pdhv，所述逻辑控制端pdhv用于输入断电信号。
所述第二带隙基准电压源lv_bandgap包括低压偏置电流电路LV_bias和第二集成运放电路3，低压偏置电流电路LV_bias为第二集成运放电路3提供偏置电流；所述第二集成运放电路3的输出端连接第二MOS管4，所述第二 MOS管4的源极通过连接第三可调电阻21输出可调的1.2V低压带隙基准电压 (由于三极管、二极管等半导体器件参数的变化容易受到环境温度的影响，这是产生零点漂移现象的主要原因，这样会造成静态工作点的不稳定，所以为了稳定输出1.2V低压带隙基准电压，需要通过可变电阻进行微调)。
所述模拟电源模块avdd_47v包括第三集成运放电路5和第三MOS管6，所述第三集成运放电路5的输出端与与第三MOS管6的栅极相连，所述第三 MOS管6的源极通过第一电阻7与第三集成运放电路5的同相输入端相连，所述第一电阻7的另一端通过第二电阻8与信号地VSS相连；所述第三MOS管6 的源极输出4.7V模拟电压。
所述第一参考电压模块vref_24v包括第四集成运放电路9，所述第四集成运放电路9由4.7V模拟电压进行供电，第四集成运放电路9的同相输入端输入1.2V低压带隙基准电压，所述第四集成运放电路9的输出端输出2.4V 调整参考电压，所述第四集成运放电路9的输出端通过第三电阻10与第四集成运放电路9的反向输入端相连，所述第三电阻10的另一端通过第四电阻11 与信号地VSS相连。
所述第二参考电压模块vref_33v包括第五集成运放电路12和第四MOS 管13，所述第五集成运放电路12的输出端与第四MOS管13的栅极相连，所述第四MOS管13的源极通过第五电阻14与第五集成运放电路12的同相输入端相连，所述第五电阻14的另一端通过第六电阻15与信号地VSS相连；所述第五电阻14和第六电阻15均为可调电阻，且所述第五电阻14和第六电阻 15构成电压微调电路20。
所述第一基准电压模块vreg_33v包括第六集成运放电路16和第五MOS 管17，所述第六集成运放电路16的输出端与第五MOS管17的栅极相连，所述第五MOS管17的源极通过第七电阻18与第六集成运放电路16的同相输入端相连，所述第七电阻18的另一端通过第八电阻19与信号地VSS相连。
如表1所示，为第一偏置电流源电路current_hv的接口信号说明表，对应的，第一偏置电流源电路current_hv的电路原理图如图8所示，第一偏置电流源电路current_hv具有六种不同的偏置电流的输出。
表1第一偏置电流源电路current_hv的接口信号说明表
如表2所示，为第二偏置电流源电路current_lv的接口信号说明表，对应的，第二偏置电流源电路current_lv的电路原理图如图9所示，第二偏置电流源电路current_lv具有十一种不同的偏置电流的输出。
表2第二偏置电流源电路current_lv的接口信号说明表
如表3所示，为第三偏置电流源电路currentset的接口信号说明表，对应的，第二偏置电流源电路currentset的电路原理图如图10所示，第二偏置电流源电路currentset具有四种不同的偏置电流的输出。
表3第三偏置电流源电路currentset的接口信号说明表
| 信号名 | IO | 功能 |
| vcc | - | VCC电源 |
| vss | - | GND |
| vref24 | I | 2.4V基准电压输入 |
| ibias | I | 是NMOS偏置电流(530na)输入 |
| pdn | I | 输入功率下降信号，L在水平成为力量下降状态 |
| icd | O | charger_psenseblock用PMOS偏置电流(1uA)输出 |
| iosc | O | secprotect新电区块用PMOS偏压电流(200na)的输出 |
| iclk_detector | O | 是clock_detect新块用PMOS偏置电流(200nA)输出 |
| itemp | O | 用于temp_detect块的PMOS偏置电流(200nA)输出 |
工作原理：本实用新型是一种带隙基准电路，包括第一带隙基准电压源 hv_bandgap、第二带隙基准电压源lv_bandgap、模拟电源模块avdd_47v、第一参考电压模块vref_24v、第二参考电压模块vref_33v和第一基准电压模块vreg_33v。第一带隙基准电压源hv_bandgap输出2.4V高压带隙基准电压至模拟电源模块avdd_47v，模拟电源模块avdd_47v输出4.7V模拟电压作为保护芯片内部电路的模拟电源。第二带隙基准电压源lv_bandgap输出1.2V低压带隙基准电压至第一参考电压模块vref_24v，使得第一参考电压模块 vref_24v输出2.4V调整参考电压至第二参考电压模块vref_33v和第一基准电压模块vreg_33v；第一基准电压模块vreg_33v能够实现向MCU输出3.3V 的基准电压；第二参考电压模块vref_33v能够向MCU输出3.3V的参考电压，并且，通过第五电阻14和第六电阻15构成电压微调电路20可以对第二参考电压模块vref_33v能够输出3.3V的参考电压进行微调整，使输出的参考电压更精确(由于三极管、二极管等半导体器件参数的变化容易受到环境温度的影响，这是产生零点漂移现象的主要原因，这样会造成静态工作点的不稳定，所以为了稳定输出的参考电压，需要通过可变电阻进行微调)。
第二参考电压模块vref_33v也包括第一逻辑控制输入端pdhv，其中，逻辑控制端pdhv用于输入断电信号。第二参考电压模块vref_33v的电源输出模式为二模式，正常情况下为MCU提供参考电压，当逻辑控制端pdhv输入断电信号时，则停止对MCU(单片机或主控芯片)提供参考电压。
对于本领域技术人员而言，显然本实用新型不限于上述示范性实施例的细节，而且在不背离本实用新型的精神或基本特征的情况下，能够以其他的具体形式实现本实用新型。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本实用新型的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本实用新型内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
Claims (10)
1.一种带隙基准电路，其特征在于，包括第一带隙基准电压源hv_bandgap、第二带隙基准电压源lv_bandgap、模拟电源模块avdd_47v、第一参考电压模块vref_24v、第二参考电压模块vref_33v和第一基准电压模块vreg_33v；所述第一带隙基准电压源hv_bandgap输出高压带隙基准电压和高压pmos偏置电压输出至模拟电源模块avdd_47v，所述模拟电源模块avdd_47v输出模拟电压至第二带隙基准电压源lv_bandgap，所述第二带隙基准电压源lv_bandgap输出低压带隙基准电压和低压pmos偏置电压输出至第一参考电压模块vref_24v，所述第一参考电压模块vref_24v输出调整参考电压至第二参考电压模块vref_33v和第一基准电压模块vreg_33v，所述第二参考电压模块vref_33v向MCU输出可调的参考电压，第一基准电压模块vreg_33v向MCU输出基准电压。
2.根据权利要求1所述的一种带隙基准电路，其特征在于：所述第一带隙基准电压源hv_bandgap与第一偏置电流源电路current_hv相连，第二带隙基准电压源与第二偏置电流源电路current_lv相连，所述与第二偏置电流源相连与第三偏置电流源电路currentset相连。
3.根据权利要求1所述的一种带隙基准电路，其特征在于：所述第一带隙基准电压源hv_bandgap、模拟电源模块avdd_47v、第一参考电压模块vref_24v、第二参考电压模块vref_33v和第一基准电压模块vreg_33v均由VCC端为其提供电能。
4.根据权利要求1所述的一种带隙基准电路，其特征在于：所述第一带隙基准电压源hv_bandgap包括高压偏置电流电路HV_bias和第一集成运放电路，高压偏置电流电路HV_bias为第一集成运放电路提供偏置电流；所述第一集成运放电路的输出端连接第一MOS管，所述第一MOS管的源极输出2.4V高压带隙基准电压。
5.根据权利要求4所述的一种带隙基准电路，其特征在于：所述第一带隙基准电压源hv_bandgap中的高压偏置电流电路HV_bias包括第一逻辑控制输入端pdhv，所述逻辑控制端pdhv用于输入断电信号。
6.根据权利要求1所述的一种带隙基准电路，其特征在于：所述第二带隙基准电压源lv_bandgap包括低压偏置电流电路LV_bias和第二集成运放电路，低压偏置电流电路LV_bias为第二集成运放电路提供偏置电流；所述第二集成运放电路的输出端连接第二MOS管，所述第二MOS管的源极通过连接第三可调电阻输出可调的低压带隙基准电压。
7.根据权利要求1所述的一种带隙基准电路，其特征在于：所述模拟电源模块avdd_47v包括第三集成运放电路和第三MOS管，所述第三集成运放电路的输出端与第三MOS管的栅极相连，所述第三MOS管的源极通过第一电阻与第三集成运放电路的同相输入端相连，所述第一电阻的另一端通过第二电阻与信号地VSS相连；所述第三MOS管的源极输出4.7V模拟电压。
8.根据权利要求1所述的一种带隙基准电路，其特征在于：所述第一参考电压模块vref_24v包括第四集成运放电路，所述第四集成运放电路由4.7V模拟电压进行供电，第四集成运放电路的同相输入端输入1.2V低压带隙基准电压，所述第四集成运放电路的输出端输出2.4V调整参考电压，所述第四集成运放电路的输出端通过第三电阻与第四集成运放电路的反向输入端相连，所述第三电阻的另一端通过第四电阻与信号地VSS相连。
9.根据权利要求1所述的一种带隙基准电路，其特征在于：所述第二参考电压模块vref_33v包括第五集成运放电路和第四MOS管，所述第五集成运放电路的输出端与第四MOS管的栅极相连，所述第四MOS管的源极通过第五电阻与第五集成运放电路的同相输入端相连，所述第五电阻的另一端通过第六电阻与信号地VSS相连；所述第五电阻和第六电阻均为可调电阻，且所述第五电阻和第六电阻构成第一电压微调电路。
10.根据权利要求1所述的一种带隙基准电路，其特征在于：所述第一基准电压模块vreg_33v包括第六集成运放电路和第五MOS管，所述第六集成运放电路的输出端与第五MOS管的栅极相连，所述第五MOS管的源极通过第七电阻与第六集成运放电路的同相输入端相连，所述第七电阻的另一端通过第八电阻与信号地VSS相连。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201920627731.7U CN209765365U (zh) | 2019-05-05 | 2019-05-05 | 一种带隙基准电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201920627731.7U CN209765365U (zh) | 2019-05-05 | 2019-05-05 | 一种带隙基准电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN209765365U true CN209765365U (zh) | 2019-12-10 |
Family
ID=68761679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201920627731.7U Expired - Fee Related CN209765365U (zh) | 2019-05-05 | 2019-05-05 | 一种带隙基准电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN209765365U (zh) |
-
2019
- 2019-05-05 CN CN201920627731.7U patent/CN209765365U/zh not_active Expired - Fee Related
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105320205B (zh) | 一种具有低失调电压高psrr的带隙基准源 | |
| US7737769B2 (en) | OPAMP-less bandgap voltage reference with high PSRR and low voltage in CMOS process | |
| CN101271346B (zh) | 一种低功耗、高电源抑制比的带隙电压参考电路 | |
| TWI459173B (zh) | 參考電壓產生電路及參考電壓產生方法 | |
| CN104950971A (zh) | 一种低功耗亚阈值型cmos带隙基准电压电路 | |
| WO2020156588A1 (zh) | 电压基准源电路及低功耗电源系统 | |
| CN103076830A (zh) | 带隙基准电路 | |
| CN109710017B (zh) | 一种低压差线性稳压器系统 | |
| CN111190453A (zh) | 高电源抑制比基准电路 | |
| CN111781983A (zh) | 一种高电源抑制比亚阈值mosfet补偿带隙基准电压电路 | |
| CN111045470B (zh) | 一种低失调电压高电源抑制比的带隙基准电路 | |
| CN103197722A (zh) | 一种低静态功耗的电流模带隙基准电压电路 | |
| US20070290669A1 (en) | Reference voltage generator circuit | |
| CN113359918B (zh) | 一种可输出低噪声和高psrr的ldo电路 | |
| CN105320198A (zh) | 一种低功耗高psrr带隙基准源 | |
| TWI716323B (zh) | 電壓產生器 | |
| CN209765365U (zh) | 一种带隙基准电路 | |
| CN114115433B (zh) | 一种带隙基准电路 | |
| CN107979285B (zh) | 一种电源转换电路 | |
| CN104820460A (zh) | 一种带隙基准电压源电路 | |
| CN211207200U (zh) | 一种高电源抑制比基准电路 | |
| CN113885639A (zh) | 基准电路、集成电路及电子设备 | |
| Wang et al. | High PSRR low noise CMOS bandgap voltage reference | |
| CN218158851U (zh) | 基于耗尽型mos管的全mosfet低压带隙基准电路 | |
| CN215264537U (zh) | Vreg电压和基准电压产生电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20191210 |