CN209690894U - 一种基于异或门的ab正交信号判断电路 - Google Patents
一种基于异或门的ab正交信号判断电路 Download PDFInfo
- Publication number
- CN209690894U CN209690894U CN201822264062.XU CN201822264062U CN209690894U CN 209690894 U CN209690894 U CN 209690894U CN 201822264062 U CN201822264062 U CN 201822264062U CN 209690894 U CN209690894 U CN 209690894U
- Authority
- CN
- China
- Prior art keywords
- logic
- input terminal
- signaling interface
- logic input
- orthogonal signalling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Telephonic Communication Services (AREA)
Abstract
本实用新型提供了一种基于异或门的AB正交信号判断电路，包括MCU芯片和A+信号接口、A‑信号接口、B+信号接口和B‑信号接口，以及具有异或门电路的逻辑芯片，逻辑芯片的第一逻辑输入端、第二逻辑输入端、第三逻辑输入端和第四逻辑输入端分别连接于A+信号接口、A‑信号接口、B+信号接口和B‑信号接口，逻辑芯片的第一逻辑输出端和第二逻辑输出端分别连接于MCU芯片的两个IO口，且第一逻辑输出端与第一逻辑输入端和第二逻辑输入端异或逻辑相关，第二逻辑输出端与第三逻辑输入端和第四逻辑输入端异或逻辑相关。本实用新型通过使用一个异或门的逻辑芯片连接AB正交信号，减少CPU的IO资源占用，简化后续程序。
Description
技术领域
本实用新型属于电子电路技术领域，尤其涉及一种基于异或门的AB正交信号判断电路。
背景技术
AB正交信号在处理高速信号时会经常遇到。AB正交信号的其中一路出错就会导致数据采集异常，因此在启动前必须对AB信号进行判断是否正常。
如图1所示，现有技术的A+，A-以及B+，B-信号均直接接入 CPU的IO口以判断AB正交信号是否异常。现有技术电路需要占用较多的CPUIO资源，而且会增加程序的复杂程度，导致开发成本提高。
发明内容
本实用新型的目的是针对上述问题，提供一种基于异或门的 AB正交信号判断电路。
为达到上述目的，本实用新型提出了一种基于异或门的AB 正交信号判断电路，包括MCU芯片和A+信号接口、A-信号接口、 B+信号接口和B-信号接口，其特征在于，还包括具有异或门电路的逻辑芯片，所述逻辑芯片的第一逻辑输入端、第二逻辑输入端、第三逻辑输入端和第四逻辑输入端分别连接于所述A+信号接口、 A-信号接口、B+信号接口和B-信号接口，所述逻辑芯片的第一逻辑输出端和第二逻辑输出端分别连接于所述MCU芯片的两个IO口，且所述第一逻辑输出端与所述第一逻辑输入端和第二逻辑输入端异或逻辑相关，所述第二逻辑输出端与所述第三逻辑输入端和第四逻辑输入端异或逻辑相关。
在上述的基于异或门的AB正交信号判断电路中，所述逻辑芯片的型号为SN74AHC86
在上述的基于异或门的AB正交信号判断电路中，所述A+信号接口与第一逻辑输入端A1之间，A-信号接口与第二逻辑输入端 B1之间，B+信号接口与第三逻辑输入端A2之间，B-信号接口与第四逻辑输入端B2之间，分别串联有第一电阻、第二电阻、第三电阻和第四电阻。
在上述的基于异或门的AB正交信号判断电路中，所述第一电阻、第二电阻、第三电阻和第四电阻的阻值分别为500欧姆～2K 欧姆。
在上述的基于异或门的AB正交信号判断电路中，所述第一电阻、第二电阻、第三电阻和第四电阻的阻值分别为1K欧姆。
在上述的基于异或门的AB正交信号判断电路中，所述逻辑芯片的第五逻辑输入端和第六逻辑输入端均连接于接地端。
在上述的基于异或门的AB正交信号判断电路中，所述逻辑芯片的电源端连接于3.3V电源。
与现有的技术相比，本实用新型具有以下优点：通过使用一个异或门的逻辑芯片连接AB正交信号，减少CPU的IO资源；将原先的5VAB信号转换通过逻辑芯片为3.3V直接给MCU使用。
附图说明
图1是现有技术中AB正交信号与MCU芯片的连接关系；
图2是本实用新型的电路连接示意图。
图中，MCU芯片U1；逻辑芯片U2；第一逻辑输入端A1；第二逻辑输入端B1；第三逻辑输入端A2；第四逻辑输入端B2；第五逻辑输入端A3；第六逻辑输入端B3；第一逻辑输出端Y1；第二逻辑输出端Y2；第一电阻R1；第二电阻R2；第三电阻R3；第四电阻R4。
具体实施方式
如图2所示，本实施例公开了一种基于异或门的AB正交信号判断电路，包括MCU芯片U1和A+信号接口、A-信号接口、B+信号接口、B-信号接口，以及具有异或门电路的逻辑芯片U2，逻辑芯片U2的第一逻辑输入端A1、第二逻辑输入端B1、第三逻辑输入端A2和第四逻辑输入端B2分别连接于A+信号接口、A-信号接口、B+信号接口和B-信号接口，逻辑芯片U2的第一逻辑输出端 Y1和第二逻辑输出端Y2分别连接于MCU芯片U1的两个IO口，且第一逻辑输出端Y1与第一逻辑输入端A1和第二逻辑输入端B1 异或逻辑相关，第二逻辑输出端Y2与第三逻辑输入端A2和第四逻辑输入端B2异或逻辑相关。
具体地，这里逻辑芯片U2选择的型号为SN74AHC86。
通过使用逻辑芯片，将原本需要使用的四个IO口简化为两个，减少CPU的IO资源占用。
本实施例判断AB正交信号是否正常的原理为：正常的A+/A-， B+/B-信号的逻辑是相反的，经过逻辑芯片U2后第一逻辑输出端 Y1和第二逻辑输出端Y2处出来的逻辑为‘1’，而如果A+/A-或 B+/B-中有一个信号异常，那么对应的第一逻辑输出端Y1或第二逻辑输出端Y2出来的逻辑就为‘0’，从而判断AB正交信号是否异常。
进一步地，A+信号接口与第一逻辑输入端A1之间，A-信号接口与第二逻辑输入端B1之间，B+信号接口与第三逻辑输入端A2 之间，B-信号接口与第四逻辑输入端B2之间，分别串联有第一电阻R1、第二电阻R2、第三电阻R3和第四电阻R4。且本实施例的第一电阻R1、第二电阻R2、第三电阻R3和第四电阻R4的阻值分别为1K欧姆，当然，在投入使用时，第一电阻R1、第二电阻R2、第三电阻R3和第四电阻R4的阻值不限定为1K欧姆。
进一步地，逻辑芯片U2的第五逻辑输入端A3和第六逻辑输入端B3均连接于接地端。
进一步地，逻辑芯片U2的电源端连接于3.3V电源，将原先 5V的AB正交信号转换为3.3V直接给MCU使用。
本文中所描述的具体实施例仅仅是对本实用新型精神作举例说明。本实用新型所属技术领域的技术人员可以对所描述的具体实施例做各种各样的修改或补充或采用类似的方式替代，但并不会偏离本实用新型的精神或者超越所附权利要求书所定义的范围。
尽管本文较多地使用了MCU芯片U1；逻辑芯片U2；第一逻辑输入端A1；第二逻辑输入端B1；第三逻辑输入端A2；第四逻辑输入端B2；第五逻辑输入端A3；第六逻辑输入端B3；第一逻辑输出端Y1；第二逻辑输出端Y2；第一电阻R1；第二电阻R2；第三电阻R3；第四电阻R4等术语，但并不排除使用其它术语的可能性。使用这些术语仅仅是为了更方便地描述和解释本实用新型的本质；把它们解释成任何一种附加的限制都是与本实用新型精神相违背的。
Claims (7)
1.一种基于异或门的AB正交信号判断电路，包括MCU芯片(U1)和A+信号接口、A-信号接口、B+信号接口和B-信号接口，其特征在于，还包括具有异或门电路的逻辑芯片(U2)，所述逻辑芯片(U2)的第一逻辑输入端(A1)、第二逻辑输入端(B1)、第三逻辑输入端(A2)和第四逻辑输入端(B2)分别连接于所述A+信号接口、A-信号接口、B+信号接口和B-信号接口，所述逻辑芯片(U2)的第一逻辑输出端(Y1)和第二逻辑输出端(Y2)分别连接于所述MCU芯片(U1)的两个IO口，且所述第一逻辑输出端(Y1)与所述第一逻辑输入端(A1)和第二逻辑输入端(B1)异或逻辑相关，所述第二逻辑输出端(Y2)与所述第三逻辑输入端(A2)和第四逻辑输入端(B2)异或逻辑相关。
2.根据权利要求1所述的基于异或门的AB正交信号判断电路，其特征在于，所述逻辑芯片(U2)的型号为SN74AHC86。
3.根据权利要求1或2所述的基于异或门的AB正交信号判断电路，其特征在于，所述A+信号接口与第一逻辑输入端(A1)之间，A-信号接口与第二逻辑输入端(B1)之间，B+信号接口与第三逻辑输入端(A2)之间，B-信号接口与第四逻辑输入端(B2)之间，分别串联有第一电阻(R1)、第二电阻(R2)、第三电阻(R3)和第四电阻(R4)。
4.根据权利要求3所述的基于异或门的AB正交信号判断电路，其特征在于，所述第一电阻(R1)、第二电阻(R2)、第三电阻(R3)和第四电阻(R4)的阻值分别为500欧姆～2K欧姆。
5.根据权利要求4所述的基于异或门的AB正交信号判断电路，其特征在于，所述第一电阻(R1)、第二电阻(R2)、第三电阻(R3)和第四电阻(R4)的阻值分别为1K欧姆。
6.根据权利要求5所述的基于异或门的AB正交信号判断电路，其特征在于，所述逻辑芯片(U2)的第五逻辑输入端(A3)和第六逻辑输入端(B3)均连接于接地端。
7.根据权利要求5所述的基于异或门的AB正交信号判断电路，其特征在于，所述逻辑芯片(U2)的电源端连接于3.3V电源。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201822264062.XU CN209690894U (zh) | 2018-12-31 | 2018-12-31 | 一种基于异或门的ab正交信号判断电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201822264062.XU CN209690894U (zh) | 2018-12-31 | 2018-12-31 | 一种基于异或门的ab正交信号判断电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN209690894U true CN209690894U (zh) | 2019-11-26 |
Family
ID=68597692
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201822264062.XU Expired - Fee Related CN209690894U (zh) | 2018-12-31 | 2018-12-31 | 一种基于异或门的ab正交信号判断电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN209690894U (zh) |
-
2018
- 2018-12-31 CN CN201822264062.XU patent/CN209690894U/zh not_active Expired - Fee Related
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102750252B (zh) | Usb/uart接口复用电路及使用该电路的电子设备 | |
| CN102096620A (zh) | 一种串口连接状态检测方法、装置及通信系统 | |
| CN108134599B (zh) | 一种i3c总线控制接口电路 | |
| CN107305526B (zh) | 一种用于微控制器的调试器 | |
| CN104298575A (zh) | 主板调试电路 | |
| CN209690894U (zh) | 一种基于异或门的ab正交信号判断电路 | |
| CN202759437U (zh) | 用于双界面智能卡的接口电路 | |
| CN116243148B (zh) | 一种针对芯片i3c协议的调试和验证架构 | |
| CN208873142U (zh) | 一种fpga开发板 | |
| CN108280037A (zh) | 一种抢占式复用串口自动切换的方法及设备 | |
| CN205681118U (zh) | 一种新型的数字信号检测电路 | |
| CN204886919U (zh) | 简易式逻辑电平转换电路结构 | |
| CN101290607B (zh) | 一种芯片调试接口装置 | |
| CN210428141U (zh) | 数字传感器 | |
| CN209105148U (zh) | 输入缓冲器 | |
| CN107329417A (zh) | 一种微控制器及其输入输出引脚映射电路 | |
| CN107478948B (zh) | 一种usb负载检测电路及检测方法 | |
| CN203151466U (zh) | 一种正负逻辑电平转换电路 | |
| CN201397505Y (zh) | 一种串口隔离电路 | |
| CN202043034U (zh) | 单片机系统5v信号转3.3v信号电平转换电路 | |
| CN206332449U (zh) | 一种抗干扰滤波器 | |
| CN214799529U (zh) | 一种单网卡双网口切换装置 | |
| CN204650511U (zh) | 一种多功能主板诊断卡 | |
| CN205594621U (zh) | 一种用于微控制器的调试器 | |
| CN109117401A (zh) | 一种串口电平转换器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20191126 Termination date: 20201231 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |