CN209514547U - 一种休眠保持电路、芯片及系统 - Google Patents

Abstract

本实用新型实施例提供一种休眠保持电路、芯片及系统，休眠保持电路包括：控制模块，用于在控制模块进入休眠状态的情况下，输出低电平信号；包括输入端和输出端的反相模块，用于将输入端接收的信号反相后，在输出端输出反相后的信号；休眠保持对象，用于在控制模块进入休眠状态的情况下，保持预设工作状态；其中，控制模块连接输入端，休眠保持对象与输出端连接。本实用新型实施例通过控制模块的输出信号经过反相模块连接到休眠保持模块的连接方式，实现了在控制模块进入休眠状态时，休眠保持模块保持预设工作状态，不仅电路简单，而且不需要额外的功耗开销，是一种既简单又低功耗的休眠保持电路。

Description

一种休眠保持电路、芯片及系统

技术领域

本实用新型涉及电路技术领域，特别是涉及一种休眠保持电路、芯片及系统。

背景技术

在电器设备中，为了节约功耗，在长时间未接收到用户操作的情况下，通常会进入低功耗模式，在低功耗模式中控制模块会进入休眠状态，而一些重要模块，例如内存等，可能需要保持刷新，以避免休眠状态时用户数据丢失。

现有技术中，为了在休眠状态下保持一些重要模块的某些工作，通常是在控制模块进入休眠状态后，通过独立的逻辑电路控制该重要模块的工作逻辑，由其他的电路承接重要模块的处理。例如，如图1所示的电路，在控制模块与该重要模块之间设置选择逻辑电路，选择逻辑电路还连接有：由电源(VDD)和电阻(R)组成的上拉电路、选择信号输入端；在控制模块进入休眠状态的情况下，选择信号为低，选择逻辑电路选择输入到该重要模块的输入端INPUT与上拉电路连接，上拉电路保证INPUT为高电平，从而保持该重要模块的工作；在控制模块正常工作的情况下，选择信号为高，选择逻辑电路选择INPUT与CPU输入信号端连接，由控制模块承接该重要模块的复位以及工作等。

然而，由于现有技术需要增加较为复杂的选择逻辑电路及其他器件，导致电路连接复杂，且选择逻辑电路及其他器件会造成额外的功耗，导致功耗较大。

实用新型内容

本实用新型提供一种休眠保持电路、芯片及系统，以解决休眠保持电路过于复杂的问题。

第一方面，本实用新型提供一种休眠保持电路，所述休眠保持电路包括：

控制模块，用于在所述控制模块进入休眠状态的情况下，输出低电平信号；

包括输入端和输出端的反相模块，用于将所述输入端接收的信号反相后，在所述输出端输出反相后的信号；

休眠保持对象，用于在所述控制模块进入休眠状态的情况下，保持预设工作状态；

其中，所述控制模块连接所述输入端，以使在所述控制模块进入休眠状态的情况下，在所述输入端接收到低电平信号；

所述休眠保持对象与所述输出端连接，以使在所述输入端接收到低电平信号的情况下，通过所述输出端输出反相后的信号保持所述休眠保持对象的预设工作状态。

优选地，所述反相模块还包括：第一电源接收端、接地端；

所述第一电源接收端用于接入所述反相模块的工作电源；

所述接地端用于接地。

优选地，所述反相模块包括：

N型场效应单元、第一电阻；

所述N型场效应单元的栅端连接所述控制模块；

所述N型场效应单元的漏端通过所述第一电阻连接所述第一电源接收端；其中，所述N型场效应单元的漏端与所述第一电阻的连接位置为所述反相模块的输出端；

所述N型场效应单元的源端为所述接地端。

优选地，所述反相模块包括：

NPN三极管单元、第二电阻、第三电阻；

所述NPN三极管单元的基极通过所述第二电阻连接所述控制模块；

所述NPN三极管单元的集电极通过所述第三电阻连接所述第一电源接收端；

所述NPN三极管单元的发射极为所述接地端。

优选地，所述休眠保持对象包括：第二电源接收端；所述第二电源接收端用于接入所述休眠保持对象的工作电源；

所述第一电源接收端与所述第二电源接收端连接，用于通过所述休眠保持对象的工作电源为所述反相模块提供工作电压。

优选地，所述反相模块包括：集成反相芯片。

优选地，所述控制模块包括：处理器，所述休眠保持对象包括：内存设备。

优选地，所述内存设备包括：内存颗粒或内存条。

第二方面，本实用新型提供一种休眠保持芯片，所述芯片包括任一所述的休眠保持电路。

第三方面，本实用新型提供一种休眠保持系统，所述系统包括所述的芯片。

相对于现有技术，本实用新型具备如下优点：

本实用新型实施例提供的休眠保持电路中，在控制模块与休眠保持对象之间设置了反相模块，则当控制模块进入休眠状态的情况下，控制模块可以输出低电平信号，所以在反相器的输入端可以接收到低电平信号，该低电平信号经过反相器的反相后，在反相器的输出端输出高电平信号，该高电平信号输入到休眠保持对象后，可以让休眠保持对象保持预设工作状态。本实用新型实施例中，通过控制模块的输出信号经过反相模块连接到休眠保持模块的连接方式，实现了在控制模块进入休眠状态时，休眠保持模块保持预设工作状态，不仅电路简单，而且不需要额外的功耗开销，是一种既简单又低功耗的休眠保持电路。

附图说明

为了更清楚地说明本实用新型实施例的技术方案，下面将对本实用新型实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是现有技术中提供的一种休眠保持电路示意图；

图2是本实用新型实施例提供的一种休眠保持电路的电路示意图；

图3是本实用新型实施例提供的一种反相模块的电路示意图；

图4是本实用新型实施例提供的另一种反相模块的电路示意图。

具体实施方式

为使本实用新型的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本实用新型作进一步详细的说明。

本实用新型实施例提供了一种休眠保持电路。图2示出了本实用新型实施例提供的一种休眠保持电路的电路图。

如图2所示，该休眠保持电路可以包括：控制模块10，用于在所述控制模块10进入休眠状态的情况下，输出低电平信号；包括输入端201和输出端202的反相模块20，用于将所述输入端201接收的信号反相后，在所述输出端202输出反相后的信号；休眠保持对象30，用于在所述控制模块10进入休眠状态的情况下，保持预设工作状态；其中，所述控制模块10连接所述输入端201，以使在所述控制模块10进入休眠状态的情况下，在所述输入端201接收到低电平信号；所述休眠保持对象30与所述输出端202连接，以使在所述输入端201接收到低电平信号的情况下，通过所述输出端202输出反相后的信号保持所述休眠保持对象30的预设工作状态。

本实用新型实施例中，在控制模块10进入休眠状态的情况下，控制模块10可以处于断电状态，因此控制模块10输出的信号为低电平信号，控制模块连接反相模块20的输入端201，因此输入端201可以接收到该低电平信号，经过反相器20的反相作用，在输出端202可以向休眠保持对象30输出高电平信号，在实际应用中，休眠保持对象30可以在接收到高电平信号后保持预设工作状态，从而使得在控制模块10进入休眠状态时，经过简单的反相传输，让休眠保持对象30仍然可以根据控制模块10输出的低电平信号保持预设工作状态，且不会带来额外的功耗。

具体应用中，预设工作状态可以根据休眠保持对象30的具体内容进行适应设定，本实用新型实施例对预设工作状态不作具体限定。示例的，若休眠保持对象30为内存设备，则预设工作状态可以对应为自刷新工作状态，在内存进入自刷新工作状态时，内存设备不再依靠系统时钟工作，而是根据内部的时钟进行刷新操作；可以理解，当内存设备接收到复位信号后，可以结束自刷新工作状态，进入到正常工作状态。

可以理解，实际应用中，若控制模块10结束休眠状态，控制模块10上电，可以输出高电平信号，该高电平信号经过反相器20反相后，可以输出低电平信号到休眠保持对象30，该休眠保持对象30接收到低电平信号时，可以进入正常工作状态，与控制模块10进行通信，控制模块10也可以从该休眠保持对象30中获取到数据，从而可以避免在控制模块10处于休眠状态时休眠保持对象30中的数据丢失。本实用新型实施例中，只是在控制模块10和休眠保持模块30之间增加了反相模块20，相较于现有技术中选择逻辑电路切换中可能存在的延时，本实用新型实施例中，控制模块10进入休眠状态后，只是输出低电平信号，减少控制模块10与休眠保持模块30在信号传输中的时序延迟、错乱等风险。

可以理解，控制模块10的具体结构、反相模块20的具体结构、休眠保持对象30的具体结构都可以根据在实际应用中的应用场景确定，只需要实现反相器模块20将控制模块10输出的信号反相后，在控制模块10进入休眠状态的情况下，控制休眠保持对象30保持预设工作状态即可。

作为本实用新型实施例的一种优选实施方式，如图2所示，所述反相模块20还包括：第一电源接收端203、接地端204；所述第一电源接收端203用于接入所述反相模块的工作电源；所述接地端204用于接地。

本实用新型实施例中，反相模块20为有源反相，在反相模块20工作时，需要接入工作电源和接地端，以保证反相模块20的正常工作。

较佳地，所述休眠保持对象30包括：第二电源接收端301；所述第二电源接收端301用于接入所述休眠保持对象30的工作电源VDDQ；所述第一电源接收端203与所述第二电源接收端301连接，用于通过所述休眠保持对象30的工作电源VDDQ为所述反相模块20提供工作电压。

本实用新型实施例中，休眠保持对象30在控制模块10处于休眠状态的情况下要保持预设工作状态，因此休眠保持对象30中会被供给工作电源；在休眠保持对象30中设置第二电源接收端301，连接到反相模块20的第一电源接收端203，则可以通过休眠保持对象30的工作电源VDDQ为反相模块20提供工作电压，从而不需要为反相模块20接入其他的外设电源，大大降低了电路的复杂性。

可以理解，在实际应用中，也可以将休眠保持对象30与反相模块20分别独立供电，本实用新型实施例对此不做具体限定。

具体应用中，反相模块可以通过三极管单元搭建，三极管单元可以是NPN三极管单元，或者PNP三极管单元，每种三极管单元可以包括一个三极管或多个三极管，具体的反相电路可以根据实际应用场景确定；反相模块可以通过场效应单元搭建，场效应单元可以是P型场效应单元，或者N型场效应单元，每种场效应单元可以包括一个场效应管或多个场效应管，具体的反相电路可以根据实际应用场景确定；反相模块也可以由本领域技术人员通过其他的器件和电路搭建，只要反相模块以实现反相作用即可，本实用新型实施例对反相器的具体结构不作规定。

作为本实用新型实施例的一种优选实施方式，如图3所示，所述反相模块20包括：

N型场效应单元205、第一电阻206；所述N型场效应单元205的栅端连接所述控制模块10；所述N型场效应单元205的漏端通过所述第一电阻206连接所述第一电源接收端203；其中，所述N型场效应单元205的漏端与所述第一电阻206的连接位置为所述反相模块20的输出端202；所述N型场效应单元201的源端为所述接地端204。

本实用新型实施例中，作为反相模块20的一种具体实现方式，反相模块20包括：N型场效应单元205、第一电阻206。N型场效应单元205的栅端为反相模块20的输入端201，N型场效应单元205的漏端为反相模块20的输出端202。

具体应用中，N型场效应单元205可以是一个NMOS晶体管，也可以有多个NMOS晶体管通过并联等连接方式搭建而成的、具有N型场效应管对应功能的单元等，只需要满足在N型场效应单元205的栅端接收到低电平时断开，使得输出端202通过第一电源接收端203的充电输出高电平信号；在N型场效应单元205的栅端接收到高电平时导通，使得输出端202通过接地端204的拉低输出低电平信号，实现反相作用，第一电阻206用于承担第一电源接收端203的电压。

作为本实用新型实施例的一种优选实施方式，如图4所示，所述反相模块20包括：

NPN三极管单元207、第二电阻208、第三电阻209；所述NPN三极管单元207的基极通过所述第二电阻208连接所述控制模块10；所述NPN三极管单元207的集电极通过所述第三电阻209连接所述第一电源接收端203；所述NPN三极管单元207的发射极为所述接地端204。

本实用新型实施例中，作为反相模块20的一种具体实现方式，反相模块20包括：NPN三极管单元207、第二电阻208、第三电阻209。NPN三极管单元207的基极通过第二电阻208连接反相模块20的输入端201，NPN三极管单元207的集电极为反相模块20的输出端202。

具体应用中，NPN三极管单元207可以是一个NPN三极管，也可以有多个NPN三极管通过并联等连接方式搭建而成的、具有NPN三极管对应功能的单元等，只需要满足在NPN三极管单元207的基极接收到低电平时断开，使得输出端202通过第一电源接收端203的充电输出高电平信号；在NPN三极管单元207的基极接收到高电平时导通，使得输出端202通过接地端204的拉低输出低电平信号，实现反相作用，第三电阻209用于承担第一电源接收端203的电压。NPN三极管单元207基极接入的第二电阻208为限流、分压作用，用于将控制模块10输出的电压限制到NPN三极管单元的导通电压，以避免控制模块10输出的电压过大造成的NPN三极管单元损毁。

具体应用中，反相模块20还可以集成反相芯片，例如是专用的反相芯片7404芯片等。

可以理解，反相模块20也可以是其他的实现反相功能的设备，本实用新型实施例对反相模块20不作具体限定。

作为本实用新型实施例的一种优选实施方式，所述控制模块10包括：处理器，所述休眠保持对象30包括：内存设备。具体应用中，所述内存设备包括：内存颗粒或内存条。

本实用新型实施例中，在一种将该休眠保持电路应用与电脑主板的示例中，大部分的电脑主板为了节约功耗，在长时间不使用时会进入休眠状态，在这种模式下主板上处理器(控制模块10)及其它外设是断电的，而内存设备上通常会设置一个复位信号接收端，在休眠状态下该复位信号接收端接收的信号需要保持为高电平，否则内存设备将无法进行自刷新，会导致内存设备内部设备的数据丢失，无法实现从休眠状态下正确返回，只有当处理器处于休眠状态时，让内存设备的复位信号接收端接收的信号保持为高电平，电脑的当前工作状态保存在内存设备中，当有外部事件触发让主板返回工作模式时，处理器就可以从内存设备中读取休眠前的预设工作状态并回复之前的工作现场。

示例地，以龙芯处理器为例，龙芯处理器支持处理器输出的内存复位信号是高电平有效，适应的，内存端接收到复位信号为低电平有效，因此，可以将处理器输出的复位信号经过反相器连接到内存设备(如内存颗粒或者内存条)，反相器供电采用内存的VDDQ电压。处理器内部设置在输出内存复位信号时设置成高电平有效，这样经过反相器后，到达内存的复位信号低电平有效，保持了处理器的处理逻辑。

可以理解，本实用新型示例中，即使不需要使用休眠功能的处理器，也可以在处理器与内存之间设置反相器，确保处理器的工作逻辑，使得该休眠保持电路可以应用到所有的主板中，具有很好的通用性。

综上所述，本实用新型实施例提供的休眠保持电路中，在控制模块与休眠保持对象之间设置了反相模块，则当控制模块进入休眠状态的情况下，控制模块可以输出低电平信号，所以在反相器的输入端可以接收到低电平信号，该低电平信号经过反相器的反相后，在反相器的输出端输出高电平信号，该高电平信号输入到休眠保持对象后，可以让休眠保持对象保持预设工作状态。本实用新型实施例中，通过控制模块的输出信号经过反相模块连接到休眠保持模块的连接方式，实现了在控制模块进入休眠状态时，休眠保持模块保持预设工作状态，不仅电路简单，而且不需要额外的功耗开销，是一种既简单又低功耗的休眠保持电路。

具体应用中，本实用新型实施例还提供了一种休眠保持芯片，包括任一所述的休眠保持电路。

本实用新型实施例还提供了一种休眠保持系统，所述休眠保持系统包括所述的芯片。

以上所述，仅为本实用新型的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应以权利要求的保护范围为准。

应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型所述原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。

最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。

以上对本实用新型所提供的一种休眠保持电路、芯片及系统，进行了详细介绍，本文中应用了具体个例对本实用新型的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本实用新型的方法及其核心思想；同时，对于本领域的一般技术人员，依据本实用新型的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本实用新型的限制。

Claims (10)

1.一种休眠保持电路，其特征在于，所述休眠保持电路包括：

控制模块，用于在所述控制模块进入休眠状态的情况下，输出低电平信号；

包括输入端和输出端的反相模块，用于将所述输入端接收的信号反相后，在所述输出端输出反相后的信号；

休眠保持对象，用于在所述控制模块进入休眠状态的情况下，保持预设工作状态；

其中，所述控制模块连接所述输入端，以使在所述控制模块进入休眠状态的情况下，在所述输入端接收到低电平信号；

所述休眠保持对象与所述输出端连接，以使在所述输入端接收到低电平信号的情况下，通过所述输出端输出反相后的信号保持所述休眠保持对象的预设工作状态。

2.根据权利要求1所述的休眠保持电路，其特征在于，所述反相模块还包括：第一电源接收端、接地端；

所述第一电源接收端用于接入所述反相模块的工作电源；

所述接地端用于接地。

3.根据权利要2所述的休眠保持电路，其特征在于，所述反相模块包括：

N型场效应单元、第一电阻；

所述N型场效应单元的栅端连接所述控制模块；

所述N型场效应单元的漏端通过所述第一电阻连接所述第一电源接收端；其中，所述N型场效应单元的漏端与所述第一电阻的连接位置为所述反相模块的输出端；

所述N型场效应单元的源端为所述接地端。

4.根据权利要求2所述的休眠保持电路，其特征在于，所述反相模块包括：

NPN三极管单元、第二电阻、第三电阻；

所述NPN三极管单元的基极通过所述第二电阻连接所述控制模块；

所述NPN三极管单元的集电极通过所述第三电阻连接所述第一电源接收端；

所述NPN三极管单元的发射极为所述接地端。

5.根据权利要求2所述的休眠保持电路，其特征在于，所述休眠保持对象包括：第二电源接收端；所述第二电源接收端用于接入所述休眠保持对象的工作电源；

所述第一电源接收端与所述第二电源接收端连接，用于通过所述休眠保持对象的工作电源为所述反相模块提供工作电压。

6.根据权利要求2所述的休眠保持电路，其特征在于，所述反相模块包括：集成反相芯片。

7.根据权利要求1至6任一项所述的休眠保持电路，其特征在于，所述控制模块包括：处理器，所述休眠保持对象包括：内存设备。

8.根据权利要求7所述的休眠保持电路，其特征在于，所述内存设备包括：内存颗粒或内存条。

9.一种休眠保持芯片，其特征在于，包括权利要求1至8任一所述的休眠保持电路。

10.一种休眠保持系统，其特征在于，所述休眠保持系统包括：权利要求9所述的芯片。