CN217238782U - 一种信号控制电路、主板及电子设备 - Google Patents

Abstract

本实用新型提供了一种信号控制电路、主板及电子设备，涉及电子技术领域。该信号控制电路包括信号输出单元，信号输出单元与内存的时钟使能引脚连接，用于接收状态指示信号，在状态指示信号切换至第一电平状态时，向时钟使能引脚输出保持信号，在状态指示信号切换至第二电平状态时，向时钟使能引脚输出高阻态。在电子设备的唤醒过程中，信号输出单元可以在处理器稳定之前保持内存的时钟使能引脚的电平不变，可以避免内存中的数据丢失，从而可以解决电子设备无法正常唤醒的问题。

Description

一种信号控制电路、主板及电子设备

技术领域

本实用新型涉及电子技术领域，特别是涉及一种信号控制电路、主板及电子设备。

背景技术

在电子设备的使用过程中，为了降低功耗，电子设备在长时间未使用时会进入休眠状态。在进入休眠状态时，电子设备的状态信息会保存到内存中，在从休眠状态唤醒电子设备时，可以基于内存中的状态信息，将电子设备恢复到进入休眠状态前的工作状态。

在电子设备中，处理器(Central Processing Unit，CPU)的时钟使能引脚与内存的时钟使能引脚连接，在唤醒电子设备时，处理器会向内存输出时钟使能信号，使内存的内部电路使能有效，以从内存中获取状态信息。在唤醒过程中，处理器的状态并不稳定，处理器的时钟使能引脚上的电平会出现毛刺或跳变，导致时钟使能信号异常，从而会导致内存中的数据丢失，导致电子设备无法正常唤醒。

实用新型内容

鉴于上述问题，提出了本实用新型实施例以便提供一种克服上述问题或者至少部分地解决上述问题的一种信号控制电路、主板及电子设备，以解决电子设备唤醒过程中，由于内存数据丢失导致电子设备无法正常唤醒的问题。

为了解决上述问题，本实用新型实施例第一方面公开了一种信号控制电路，设置于包括处理器和内存的电子设备；所述信号控制电路包括信号输出单元；

所述信号输出单元的输出端与所述内存的时钟使能引脚连接，输入端用于接收状态指示信号；

所述信号输出单元用于在所述状态指示信号切换至第一电平状态时，向所述时钟使能引脚输出保持信号；所述状态指示信号切换至所述第一电平状态指示所述电子设备进入休眠状态；所述保持信号的电平与时钟使能信号在所述休眠状态下的电平一致；所述时钟使能信号由所述处理器输出至所述时钟使能引脚；

所述信号输出单元还用于在所述状态指示信号切换至第二电平状态时，向所述时钟使能引脚输出高阻态；所述状态指示信号切换至所述第二电平状态指示已将所述电子设备从所述休眠状态唤醒预设时长；所述预设时长不低于所述处理器的稳定时长。

本实用新型实施例第二方面还公开了一种主板，包括第一方面所述的信号控制电路。

本实用新型实施例第三方面还公开了一种电子设备主板，包括第二方面所述的主板。

本实用新型实施例包括以下优点：信号控制电路包括信号输出单元。信号输出单元的输出端与内存的时钟使能引脚连接，输入端用于接收状态指示信号；信号输出单元用于在状态指示信号切换至第一电平状态时，向时钟使能引脚输出保持信号；状态指示信号切换至第一电平状态指示电子设备进入休眠状态；保持信号的电平与时钟使能信号在休眠状态下的电平一致；时钟使能信号由处理器输出至时钟使能引脚；信号输出单元还用于在状态指示信号切换至第二电平状态时，向时钟使能引脚输出高阻态；状态指示信号切换至第二电平状态指示已将电子设备从休眠状态唤醒预设时长；预设时长不低于处理器的稳定时长。在电子设备的唤醒过程中，信号输出单元可以在处理器稳定之前保持内存的时钟使能引脚的电平不变，可以避免内存中的数据丢失，从而可以解决电子设备无法正常唤醒的问题。

附图说明

图1示出了本实用新型实施例中的一种信号控制电路的电路结构示意图；

图2示出了本实用新型实施例中的一种开关支路的电路连接示意图；

图3示出了本实用新型实施例中的一种信号输出单元的电路连接示意图；

图4示出了本实用新型实施例中的另一种信号输出单元的电路连接示意图。

具体实施方式

为使本实用新型的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本实用新型作进一步详细的说明。

参照图1，示出了本实用新型实施例中的一种信号控制电路的电路结构示意图，信号控制电路设置于包括处理器和内存的电子设备，信号控制电路包括信号输出单元。

其中，信号输出单元的输出端与内存的时钟使能引脚连接，输入端用于接收状态指示信号；信号输出单元用于在状态指示信号切换至第一电平状态时，向时钟使能引脚输出保持信号；状态指示信号切换至第一电平状态指示电子设备进入休眠状态；保持信号的电平与时钟使能信号在休眠状态下的电平一致；时钟使能信号由处理器输出至时钟使能引脚；信号输出单元还用于在状态指示信号切换至第二电平状态时，向时钟使能引脚输出高阻态；状态指示信号切换至第二电平状态指示已将电子设备从休眠状态唤醒预设时长；预设时长不低于处理器的稳定时长。

本实施例中，电子设备可以是计算机、手机和笔记本等设备，内存可以是电子设备中的内存条或内存颗粒。在电子设备中，处理器的时钟使能引脚与内存的时钟使能引脚连接，处理器可以通过时钟使能引脚向内存发送时钟使能信号(Clock Enable，CKE)，以控制内存的状态。处理器在电子设备处于不同状态时，可以向内存输出不同电平状态的时钟使能信号，以控制内存切换至不同状态。例如，电子设备的低功耗模式可以划分为S0、S3、S4、S5三个状态，S0状态表示正常工作状态，S3状态表示待机到内存，S4状态表示待机到硬盘，S5状态表示关机，S3状态即休眠状态。当电子设备进入休眠状态时，主板上的内存、通用串行总线(Universal Serial Bus，USB)端口和网口上电，其他硬件的电源均被切断，此时用户可以通过操作鼠标、键盘或者远程网络等方式唤醒电子设备，使电子进入工作状态。例如，在电子设备从工作状态进入休眠状态时，处理器可以向内存的时钟使能引脚输出低电平的时钟使能信号，使内存进入到休眠状态。当电子设备从休眠状态唤醒进入工作状态时，处理器可以向内存的时钟使能引脚输出高电平的时钟使能信号，使内存内部的电路使能有效，从而可以使内存从休眠状态切换到工作状态。

如图1所示，信号输出单元的输入端可以接收状态指示信号，状态指示信号可以由信号控制电路中的延时单元提供给信号输出单元，也可以由电子设备中的目标芯片提供给信号输出单元。当状态指示信号切换至第一电平状态时，表示电子设备从工作状态进入了休眠状态；当状态指示信号切换至第二电平状态时，表示电子设备已经从休眠状态被唤醒了预设时长。信号输出单元在接收到第二电平状态的状态指示信号时，处理器已经被唤醒预设时长，由于预设时长大于或等于处理器的稳定时长，因此处理器达到稳定状态，可以向内存输出稳定的时钟使能信号。可以理解为，当处理器从工作状态切换至休眠状态时，状态指示信号同步切换为第一电平状态，即如上所述的低电平状态，使内存切换至休眠状态，在休眠过程中，状态指示信号一直保持为低电平。处理器接收到唤醒信号，开始从休眠状态向工作状态切换的时刻为第一时刻，在第一时刻之后的第二时刻，处理器刚进入工作状态或者已经进入工作状态。第一时刻与第二时刻之间间隔预设时长，在第一时刻至第二时刻之间，状态指示信号继续保持为低电平状态，在第二时刻状态指示信号被切换为第二电平状态，即高电平状态，使内存的内部电路使能有效。

本实施例中，信号输出单元的输出端与内存的时钟使能引脚连接，可以向内存的时钟使能引脚输出保持信号或者高阻态。例如，当处理器在休眠状态下向内存的时钟使能引脚输出的时钟使能信号为低电平时，保持信号可以为低电平。如图1所示，信号输出单元的输入端可以接收状态指示信号，当接收到第一电平状态的状态指示信号时，信号输出单元的输出端可以向内存的时钟使能引脚输出低电平状态的保持信号，由于保持信号与休眠状态下的时钟使能信号的电平一致，因此保持信号可以使内存保持在休眠状态。当接收到第二电平状态的状态指示信号时，信号输出单元的输出端向内存的时钟使能引脚输出高阻态，信号输出单元释放内存的时钟使能引脚，此时可以由处理器输出的时钟使能信号控制内存的状态。

其中，预设时长可以根据处理器的稳定时长具体设置，处理器的稳定时长可以由处理器的硬件参数确定。结合上述举例，由于预设时长大于或等于处理器的稳定时长，因此当处理器接收到唤醒信号时，可以由信号输出单元输出的保持信号控制内存的使能引脚继续保持低电平，在处理器稳定之前，内存的时钟使能引脚上不会出现毛刺和跳变，可以避免内存中的数据丢失。当处理器被唤醒，达到稳定的工作状态时，信号输出单元释放内存的时钟使能引脚，并且此时的处理器已经处于稳定状态，可以直接使内存内部的电路使能有效，从内存中获取状态信息，正常唤醒电子设备。

可选地，信号输出单元包括开关支路，开关支路中串联有第一开关元件；开关支路的一端接地，另一端为信号输出单元的输出端，连接时钟使能引脚；第一开关元件的控制端在接收到第一电平状态的状态指示信号的情况下，控制开关支路导通，以向时钟使能引脚输出低电平信号；第一开关元件的控制端在接收到第二电平状态的状态指示信号的情况下，控制开关支路断开，以向时钟使能引脚输出高阻态。

示例性地，图2示出了本实用新型实施例中的一种开关支路的电路连接示意图，第一开关元件为NPN型三极管201，开关支路由NPN型三极管201 组成，三级管201的发射极接地，集电极为信号输出单元的输出端，与内存的时钟使能引脚连接。三极管201的基极即第一开关元件的控制端，构成信号输出单元的输入端，可以接收状态指示信号。可选地，状态指示信号的第一电平状态可以为高电平状态，第二电平状态可以为低电平状态。当状态指示信号切换为高电平状态时，三极管201导通，使整个开关支路导通，可以使信号输出单元的输出端接地，从而可以使信号输出单元输出低电平的保持信号，与休眠状态下处理器向内存输出的时钟使能信号的电平一致。此时，内存的时钟使能引脚保持为低电平，不会出现毛刺和跳变，可以避免内存中的数据丢失。相反的，当状态指示信号切换为低电平状态时，三极管201截止，使整个开关支路断开，从而使信号输出单元的输出端输出高阻态，释放内存的时钟使能引脚。

其中，第一开关元件的类型可以根据状态指示信号具体设置，例如当状态指示信号的电平较高时，第一开关元件可以为N型金属氧化物半导体型场效应管(Metal OxideSemiconductor Field Effect Transistor，MOSFET)，场效应管的源极接地，漏极构成信号输出单元的输出端，与内存的时钟使能引脚连接，场效应管的栅极构成信号输出单元的输入端，也即第一开关元件的控制端，用于接收状态指示信号。开关支路中还可以包括其它类型的元件，只需可以控制开关支路在状态指示信号切换至第一电平状态时输出低电平信号，以及在状态指示信号切换至第二电平状态时输出高阻态即可。开关支路的具体电路结构以及所包括的元件可以根据需求设置，本实施例对此不做限制。

可选地，电子设备中包括目标芯片；信号输出单元的输入端与目标芯片连接，目标芯片在接收到指示进入休眠状态的休眠信号的情况下，向信号输出单元输出第一电平状态的状态指示信号，以及在接收到指示从休眠状态唤醒的唤醒信号的情况下，延迟预设时长之后，向信号输出单元输出第二电平状态的状态指示信号。

在一种实施例中，状态指示信号可以由电子设备中的目标芯片提供，目标芯片的输出端与信号传输单元的输入端连接。目标芯片可以接收电子设备中的休眠信号和唤醒信号，在接收到休眠信号时，直接向信号输出单元输出第一电平状态的状态指示信号，并在接收到唤醒信号之后的目标时刻，向信号输出单元输出第二电平状态的状态指示信号。接收唤醒信号的接收时刻与目标时刻之间间隔预设时长。其中，唤醒信号和休眠信号可以由电子设备中的桥片输出，桥片例如北桥芯片和南桥芯片。目标芯片也可以在接收到休眠信号的情况下进入休眠状态，在接收到唤醒信号的情况下，从休眠状态切换到工作状态。

示例性的，目标芯片可以是电子设备中的嵌入式控制器(Embedded Controller，EC)，桥片与EC芯片连接，EC芯片的一个输出端与信号输出单元的输入端连接，桥片可以向EC芯片发送休眠信号和唤醒信号，休眠信号和唤醒信号可以是对应的低电平信号和高电平信号。用户可以在EC芯片中设置计时器，并在EC芯片中增加控制逻辑，使EC芯片在接收到低电平的休眠信号时，向信号输出单元输出第一电平状态的状态指示信号，并且使 EC芯片在接收到高电平的唤醒信号之后，可以启动计时器开始计时，当计时器的计时时长达到预设时长时，可以向信号输出单元输出第二电平状态的状态指示信号。EC芯片在接收到唤醒信号之后，也可以通过其他方式进行计时，以在接收到唤醒信号之后的预设时长输出第二电平状态的指示信号。 EC芯片的计时方式，以及控制逻辑的具体实现可以根据需求设置，本实施例对此不做限制。

结合图2所示，当EC芯片输出的状态指示信号的第一电平状态为高电平状态，第二电平状态为低电平状态时，EC芯片的输出端与三极管201的基极连接，EC芯片可以在接收到唤醒信号之后，向三极管201的基极输出高电平状态的状态指示信号，控制三极管201导通，使三极管201的集电极输出低电平信号，即保持信号。同时，EC芯片可以在接收到休眠信号之后，启动计时器开始计时，并在计时时长达到预设时长时，向三极管201输出低电平状态的状态指示信号，控制三极管201截止，使三极管201的集电极输出高阻态，释放内存的时钟使能引脚。

需要说明的是，目标芯片也可以是电子设备中其他与EC芯片类似的芯片，目标芯片在接收到休眠信号时，向信号输出单元输出第一电平状态的状态指示信号，在接收到唤醒信号之后，可以启动计时器开始计时，并在计时时长达到预设时长时，向信号输出单元输出第二电平状态的状态指示信号。

在实际应用中，用户可以通过对目标芯片的简单调整，使目标芯片输出状态指示信号，可以避免在电子设备中增加其他类型的控制电路，从而可以简化电子设备的设计过程。

可选地，第一电平状态为低电平状态，第二电平状态为高电平状态；信号输出单元中还包括电平转换支路，电平转换支路中串联有第一上拉电阻和第二开关元件；在电平转换支路中，第一上拉电阻所在的一端连接第一电源电压，第二开关元件所在的一端接地；第二开关元件的控制端通过第二上拉电阻连接第二电源电压；第一上拉电阻与第二开关元件之间的连接节点与第一开关元件的控制端连接；第二开关元件的控制端在接收到低电平状态的状态指示信号的情况下，向第一开关元件输出高电平信号，以触发第一开关元件控制开关支路导通；第二开关元件的控制端在接收到高电平状态的状态指示信号的情况下，向第一开关元件输出低电平信号，以触发第二开关元件控制开关支路断开。

本实施例中，当第一电平状态为低电平状态，第二电平状态为高电平状态时，可以在信号输出单元中设置电平转换支路，通过电平转换支路对状态指示信号的电平进行转换，以控制开关支路。如图3所示，图3示出了本实用新型实施例中的一种信号输出单元的电路连接示意图，电平转换支路由串联的第一上拉电阻304和N型场效应管303串联而成，场效应管303的源极接地，漏极连接第一上拉电阻304，第一上拉电阻304未连接场效应管303 的一端连接第一电源电压，第一电源电压可以为图3所示的1.2V的电源电压。场效应管303的栅极即第二开关元件的控制端，通过第二上拉电阻305 连接第二电源电压，第二电源电压为图3所示的3.3V的电源电压。第一上拉电阻304与场效应管303之间的连接节点构成电平转换支路的输出端，与开关之路中第一开关元件的控制端连接，即与三极管301的基极连接。场效应管303的栅极构成信号输出单元的输入端，用于接收状态指示信号。当场效应管303的栅极接收到低电平状态的状态指示信号时，场效应管303截止，连接节点的电压被第一上拉电阻304拉高，为高电平，高电平使三极管301 导通，从而使三极管301的集电极变为低电平，此时信号输出单元可以向内存的时钟使能引脚输出低电平的保持信号。相反的，当场效应管303的栅极接收到高电平状态的状态指示信号时，场效应管303导通，连接节点的电压变为低电平，三极管301截止，三极管301的基极向内存的时钟使能引脚输出高阻态。其中，当第一开关元件为图3所示的NPN型三极管301时，可以在三极管301的基极设置限流电阻302，以避免三极管302的基极输入过大的电流，损坏三极管301。

实际应用中，可以根据目标芯片输出的状态指示信号设置信号输出单元，当第一电平状态为高电平状态，第二电平状态为低电平状态时，信号输出单元中可以只包括图2所示的开关支路；当第一电平状态为低电平状态，第二电平状态为高电平状态时，信号输出单元中可以包括图3所示的开关支路和电平转换支路。

在另一种实施例中，目标芯片可以是电子设备中的桥片，桥片与图3所示的信号输出单元的输入端连接。处理器在进入休眠状态的同时，可以向桥片发送休眠信号，桥片在接收到休眠信号之后，可以从工作状态切换至休眠状态，同时桥片可以向信号输出单元输出低电平状态的状态指示信号。相反的，处理器在从休眠状态唤醒时，可以向桥片发送唤醒信号，桥片在接收到唤醒信号之后，可以从休眠状态切换至工作状态。桥片在进入工作状态之后，可以输出高电平状态的状态指示信号。其中，桥片接收到唤醒信号的时间晚于处理器，因此桥片输出第二电平状态的状态指示信号的第三时刻晚于处理器从休眠状态开始向工作状态切换的第一时刻，并且第一时刻与第三时刻时间的时间差大于处理器的稳定时间。因此，当目标芯片为桥片时，信号处理单元可以在接收到桥片输出的第一电平状态的状态指示信号时，向内存的时钟使能引脚输出低电平的保持信号，以及在接收到桥片输出的第二电平状态的状态指示信号时，输出高阻态。

其中，目标芯片可以是电子设备中其他与桥片类似的芯片，目标芯片可以在接收到休眠信号之后向信号输出单元输出第一电平状态的状态指示信号，以及在接收到唤醒信号之后的第三时刻向信号输出单元输出第二电平状态的状态指示信号，第三时刻与第一时刻之间的间隔时长大于或等于预设时长。当直接采用与桥片类似的芯片时，可以避免在电子设备中增加用于输出状态指示信号的芯片。

可选地，目标芯片包括设置在电子设备中的复位模块，状态指示信号包括复位模块输出的系统复位信号，系统复位信号用于对处理器进行复位。

在一种实施例中，状态指示信号可以是复位模块输出的系统复位信号，复位模块为电子设备中用于复位处理器的芯片或电路模块。复位模块在接收到休眠信号之后，可以输出第一电平状态的系统复位信号，在接收到唤醒信号之后，可以输出第二电平状态的系统复位信号，第二电平状态的系统复位信号用于复位处理器。复位模块与桥片相同，复位模块输出的第二电平状态系统复位信号的第三时刻晚于处理器从休眠状态开始向工作状态切换的第一时刻，并且第一时刻与第三时刻时间的时间差大于处理器的稳定时间。因此，当目标芯片为复位模块时，状态指示信号可以是复位模块输出的系统复位信号，信号处理单元可以在接收到复位模块输出的第一电平状态的系统复位信号时，向内存的时钟使能引脚输出低电平的保持信号，以及在接收到复位模块输出的第二电平状态的系统复位信号时，输出高阻态。

其中，目标芯片可以是电子设备中其他与复位模块类似的电路模块，状态指示信号可以是电路模块已经具有的信号。当直接采用与复位模块类似的电路模块时，可以避免在电子设备中增加用于输出状态指示信号的芯片。

可选地，信号控制电路中还可以包括延时单元；延时单元与信号输出单元的输入端连接，延时单元用于在接收到指示电子设备进入休眠状态的休眠信号的情况下，向信号输出单元输出第一电平状态的状态指示信号，以及在接收到指示电子设备从休眠状态唤醒的唤醒信号的情况下，延迟预设时长之后，向信号输出单元输出第二电平状态的状态指示信号。

在一种实施例中，可以在信号控制电路中设置延时单元，延时单元的输入端可以接收休眠信号和唤醒信号，输出端可以连接信号输出单元的输入端，以在接收到休眠信号和唤醒信号时，向信号输出单元输出不同电平状态的状态指示信号。例如，延时单元的输入端可以与桥片连接，桥片可以向延时单元输出唤醒信号和休眠信号。其中，若延时单元输出的状态指示信号的第一电平状态为高电平状态，第二电平状态为低电平状态，则信号输出单元可以如图2所示，延时单元的输出端可以与图2所示的三极管201的基极连接。反之，若延时单元输出的状态指示信号的第一电平状态为低电平状态，第二电平状态为高电平状态，则信号输出单元可以如图3所示，延时单元的输出端可以与图3所示的场效应管303的栅极连接。

示例性的，延时单元中可以包括计时器，唤醒信号可以为高电平信号，休眠信号可以是对应的低电平信号。延时单元可以在接收到低电平信号时，直接向信号输出单元输出第一电平状态的状态指示信号，以及在接收到高电平信号时，启动计时器开始计时，当计时时长达到预设时长时，延时单元可以向信号输出单元输出第二电平状态的状态指示信号。延时单元的具体实现可以包括但不限于上述举例，本实施例对此不做限制。

实际应用中，可以在信号控制电路中设置延时单元和信号输出单元，延时单元可以在接收到休眠信号之后向信号输出单元输出第一电平状态的状态指示信号，使信号输出单元输出保持信号，在接收到唤醒信号之后的预设时长向信号输出单元输出第二电平状态的状态指示信号，使信号输出单元输出高阻态，可以使内存的时钟使能引脚在处理器达到稳定之前保持低电平状态，可以避免内存中数据的丢失，从而可以顺利唤醒处理器。

可选地，内存的数量为多个；信号输出单元中包括并列的多个开关支路，每个开关支路中的第一开关元件连接对应的一个内存的时钟使能引脚。

示例性地，图4示出了本实用新型实施例中的另一种信号输出单元的电路连接示意图，电子设备中可以包括第一内存和第二内存，信号输出单元中包括并列的两条开关支路，一条开关支路中串联有NPN型三级管401，三极管401的集电极与第一内存的时钟使能引脚连接。另一条开关支路中串联有 NPN型三极管402，三极管402的集电极与第二内存的时钟使能引脚连接。同时，三极管401的基极可以设置第一限流电阻403，三极管402的基极可以设置第二限流电阻404。场效应管405在接收到低电平状态的状态指示信号时，可以同时控制三极管401和三极管402导通，从而可以使三极管401 和三极管402分别向第一内存和第二内存输出低电平的保持信号，反之场效应管405在接收到高电平状态的状态指示信号时，可以同时控制三极管401 和三极管402截止，从而可以使三极管401和三极管402分别向第一内存和第二内存输出高阻态。其中，开关支路的数量可以根据电子设备中包括的内存的数量设置，本实施例对此不做限制。

实际应用中，当电子设备中包括多个内存时，可以在信号输出单元中设置并列的多个开关支路，每个开关支路可以控制其中一个内存的时钟使能引脚，在电子设备的唤醒过程中，可以避免每个内存中的数据丢失。

可选地，第二开关元件的控制端设置有防漏电元件，防漏电元件的一端连接第二开关元件的控制端，另一端用于接收状态指示信号。

如图4所示，图4中符号EC表示EC芯片输出的状态指示信号，符号 S3表示桥片输出的状态指示信号，符号REST表示复位模块输出的系统复位信号。防漏电元件可以为防漏电二极管409和防漏电二极管410，第二开关元件为场效应管405，场效应管405的栅极与防漏电二极管409的阳极连接，防漏电二极管409的阴极连接桥片，用于接收桥片输出的状态指示信号。场效应管405的栅极与防漏电二极管410的阳极连接，防漏电二极管410的阴极连接复位模块，用于接收复位模块输出的系统复位信号。防漏电二极管可以为肖特基二极管，当第二上拉电阻连接的第二电源电压和第一上拉电阻连接的第一电源电压不在同一个电压域时，防漏电元件可以防止漏电，避免损坏信号输出单元。当第二上拉电阻连接的第二电源电压和第一上拉电阻连接的第一电源电压在同一个电压域时，可以不设置防漏电元件。防漏电元件也可以为其它类型的防漏电元件，本实施例对此不做限制。

其中，第二开关元件的控制端还可以设置限流电阻。如图4所示，场效应管405的栅极与限流电阻408的一端连接，限流电阻408的另一端连接 EC芯片，用于接收EC芯片输出的状态指示信号。当第二上拉电阻连接的第二电源电压和第一上拉电阻连接的第一电源电压不在同一个电压域时，限流电阻可以防止漏电，损坏信号输出单元。

本实用新型实施例中，信号控制电路包括信号输出单元。信号输出单元的输出端与内存的时钟使能引脚连接，输入端用于接收状态指示信号；信号输出单元用于在状态指示信号切换至第一电平状态时，向时钟使能引脚输出保持信号；状态指示信号切换至第一电平状态指示电子设备进入休眠状态；保持信号的电平与时钟使能信号在休眠状态下的电平一致；时钟使能信号由处理器输出至时钟使能引脚；信号输出单元还用于在状态指示信号切换至第二电平状态时，向时钟使能引脚输出高阻态；状态指示信号切换至第二电平状态指示已将电子设备从休眠状态唤醒预设时长；预设时长不低于处理器的稳定时长。在电子设备的唤醒过程中，信号输出单元可以在处理器稳定之前保持内存的时钟使能引脚的电平不变，可以避免内存中的数据丢失，从而可以解决电子设备无法正常唤醒的问题。

本实用新型实施例中还提供一种主板，包括如上所述的信号控制电路。

本实用新型实施例中还提供一种电子设备，包括如上所述的主板。

本实施例中，电子设备还包括如上所述的信号控制电路。

本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。

尽管已描述了本实用性型实施例的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本实用新型实施例范围的所有变更和修改。

最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的物品或者终端设备中还存在另外的相同要素。

以上对本实用新型所提供的一种信号控制电路、主板及电子设备，进行了详细介绍，本文中应用了具体个例对本实用新型的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本实用新型的结构及其核心思想；同时，对于本领域的一般技术人员，依据本实用新型的思想，在具体实施方式及应用范围上均会有改变之处，本说明书内容不应理解为对本实用新型的限制。

Claims (11)

1.一种信号控制电路，其特征在于，设置于包括处理器和内存的电子设备；所述信号控制电路包括信号输出单元；

所述信号输出单元的输出端与所述内存的时钟使能引脚连接，输入端用于接收状态指示信号；

所述信号输出单元用于在所述状态指示信号切换至第一电平状态时，向所述时钟使能引脚输出保持信号；所述状态指示信号切换至所述第一电平状态指示所述电子设备进入休眠状态；所述保持信号的电平与时钟使能信号在所述休眠状态下的电平一致；所述时钟使能信号由所述处理器输出至所述时钟使能引脚；

所述信号输出单元还用于在所述状态指示信号切换至第二电平状态时，向所述时钟使能引脚输出高阻态；所述状态指示信号切换至所述第二电平状态指示已将所述电子设备从所述休眠状态唤醒预设时长；所述预设时长不低于所述处理器的稳定时长。

2.根据权利要求1所述的信号控制电路，其特征在于，所述信号输出单元包括开关支路，所述开关支路中串联有第一开关元件；

所述开关支路的一端接地，另一端为所述信号输出单元的输出端；所述第一开关元件的控制端在接收到第一电平状态的所述状态指示信号的情况下，控制所述开关支路导通，以向所述时钟使能引脚输出低电平信号；所述第一开关元件的控制端在接收到第二电平状态的所述状态指示信号的情况下，控制所述开关支路断开，以向所述时钟使能引脚输出高阻态。

3.根据权利要求2所述的信号控制电路，其特征在于，所述第一电平状态为低电平状态，所述第二电平状态为高电平状态；

所述信号输出单元中还包括电平转换支路，所述电平转换支路中串联有第一上拉电阻和第二开关元件；在所述电平转换支路中，所述第一上拉电阻所在的一端连接第一电源电压，所述第二开关元件所在的一端接地；所述第二开关元件的控制端通过第二上拉电阻连接第二电源电压；

所述第一上拉电阻与所述第二开关元件之间的连接节点与所述第一开关元件的控制端连接；所述第二开关元件的控制端在接收到低电平状态的所述状态指示信号的情况下，向所述第一开关元件输出高电平信号，以触发所述第一开关元件控制所述开关支路导通；所述第二开关元件的控制端在接收到高电平状态的所述状态指示信号的情况下，向所述第一开关元件输出低电平信号，以触发所述第二开关元件控制所述开关支路断开。

4.根据权利要求3所述的信号控制电路，其特征在于，所述第二开关元件的控制端设置有防漏电元件，所述防漏电元件的一端连接所述第二开关元件的控制端，另一端用于接收所述状态指示信号。

5.根据权利要求2所述的信号控制电路，其特征在于，所述内存的数量为多个；所述信号控制电路信号输出单元中包括并列的多个所述开关支路，每个所述开关支路中的第一开关元件连接对应的一个所述内存的时钟使能引脚。

6.根据权利要求1所述的信号控制电路，其特征在于，所述信号控制电路中还包括延时单元；

所述延时单元与所述信号输出单元连接，所述延时单元用于在接收到指示所述电子设备进入所述休眠状态的休眠信号的情况下，向所述信号输出单元输出第一电平状态的所述状态指示信号，以及在接收到指示所述电子设备从休眠状态唤醒的唤醒信号的情况下，延迟所述预设时长之后，向所述信号输出单元输出第二电平状态的所述状态指示信号。

7.根据权利要求1所述的信号控制电路，其特征在于，所述电子设备中包括目标芯片；

所述信号输出单元与所述目标芯片连接，所述目标芯片在接收到指示进入所述休眠状态的休眠信号的情况下，向所述信号输出单元输出第一电平状态的所述状态指示信号，以及在接收到指示从所述休眠状态唤醒的唤醒信号的情况下，延迟所述预设时长之后，向所述信号输出单元输出第二电平状态的所述状态指示信号。

8.根据权利要求7所述的信号控制电路，其特征在于，所述目标芯片包括设置在所述电子设备中的嵌入式控制器和/或桥片。

9.根据权利要求7所述的信号控制电路，其特征在于，

所述目标芯片包括设置在所述电子设备中的复位模块，所述状态指示信号包括所述复位模块输出的系统复位信号，所述系统复位信号用于对所述处理器进行复位。

10.一种主板，其特征在于，包括如权利要求1-9中任一项所述的信号控制电路。

11.一种电子设备，其特征在于，包括权利要求10所述的主板。

Images