CN209487514U - 一种高质量栅界面的GaN MISFET器件 - Google Patents

一种高质量栅界面的GaN MISFET器件 Download PDF

Info

Publication number
CN209487514U
CN209487514U CN201920064490.XU CN201920064490U CN209487514U CN 209487514 U CN209487514 U CN 209487514U CN 201920064490 U CN201920064490 U CN 201920064490U CN 209487514 U CN209487514 U CN 209487514U
Authority
CN
China
Prior art keywords
layer
gan
high quality
gate dielectric
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201920064490.XU
Other languages
English (en)
Inventor
刘扬
吴千树
何亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sun Yat Sen University
Original Assignee
Sun Yat Sen University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sun Yat Sen University filed Critical Sun Yat Sen University
Priority to CN201920064490.XU priority Critical patent/CN209487514U/zh
Application granted granted Critical
Publication of CN209487514U publication Critical patent/CN209487514U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本实用新型涉及一种高质量栅界面的GaN MISFET器件。该器件包括衬底及生长在衬底上的外延层、栅介质层、源极、漏极、栅极。外延层包括一次外延生长的应力缓冲层和GaN外延层,其上再选择区域生长二次外延层,并形成凹槽沟道,保留了经过二次外延中高温退火的高质量的SiO2掩膜层作为第一栅介质层,并在掩膜层上生长第二栅介质层。栅极金属覆盖于凹槽沟道的栅介质层之上,栅极两端覆盖金属形成源极和漏极。相对于现有的去除SiO2掩膜层后沉积栅介质层的方法,本实用新型器件结构和制备工艺更为简单可靠,较好地优化了栅极介质层质量和介质层/GaN界面,提高了GaN MISFET器件的性能,尤其是对沟道电阻的降低、栅极漏电以及阈值电压稳定性等问题的改善是十分关键的。

Description

一种高质量栅界面的GaN MISFET器件
技术领域
本实用新型涉及半导体技术领域,更具体地,涉及一种高质量栅界面的GaNMISFET器件。
背景技术
GaN材料因其具有禁带宽度大、击穿电场强度高、饱和电子漂移速度大、电子迁移率高、工作温度高、抗腐蚀、抗辐射等优越的电学特性和材料特性,在高频、高压、高温的大功率电子器件领域有着极大的优势和广泛的应用。GaN基功率开关器件通常利用AlGaN/GaN异质结构界面处由于极化效应产生的高浓度、高迁移率的二维电子气工作,使器件具有较低的导通电阻、较高的工作频率,能够充分满足下一代电力电子器件对大功率、小体积、高温工作环境的要求。
由于AlGaN/GaN异质结构极化效应产生的2DEG,传统GaN基HEMT为常开型器件。为了保证电路系统的失效安全,学术界与产业界期待性能优异的常关型器件的实现。业界对于常关型器件结构的一种普遍的方法就是采用凹槽结构,利用凹槽切断栅下的2DEG,实现常关。在半导体凹槽上生长栅介质层形成MIS栅结构,MIS栅主要有降低栅极漏电流,增大栅压摆幅等优点。为避免传统的干法刻蚀带来的等离子体损伤,一般采用选择区域外延生长制备凹槽型MIS栅结构,实现器件常关(Y. Zheng, F. Yang et al., IEEE ElectronDevice Lett., vol. 37, no. 9, pp. 1193–1196, Sep. 2016)。
然而GaN基器件的MIS栅通常具有高密度的界面态、介质层缺陷等,造成器件工作的稳定性问题。目前制备方法得到GaN MIS界面质量普遍不佳,在实际工艺中,存在以下问题或不足:1. 相比于Si 基器件中可采用热氧化方法制备高质量Si/SiO2 MOS界面结构,GaN没有很好的本征氧化物以形成优良的MOS界面,当GaN暴露在大气环境中,表面会吸附氧原子形成自然氧化物(Ga-O),增加介质与(Al)GaN的界面态密度,劣化MIS界面的质量,影响器件的可靠性(S. Yang, Z. Tang et al., IEEE Electron Device Lett., vol. 34,no. 12, pp. 1497-1499, Dec. 2013);2. 目前常用的制备栅介质的方案,如ALD、PECVD、LPCVD等方法,由于生长的温度相对较低(一般低于800℃),其生长的栅介质层质量较差(Anushree Tomer et al., IEEE 2016 3rd International Conference on EmergingElectronics (ICEE), 27-30 Dec. 2016),而相应的后退火条件十分苛刻,也会增加额外的成本。这些问题导致MIS界面系统中存在较高的界面态密度和栅介质层缺陷,从而劣化器件特性,影响器件工作的稳定性。
实用新型内容
本实用新型为克服上述现有技术所述的至少一种缺陷,提供一种能够实现高阈值电压稳定性、低栅极漏电、低导通电阻、高输出电流密度常关型GaN MISFET器件。
为解决上述技术问题,本实用新型采用的技术方案是:一种高质量栅界面的GaNMISFET器件,由下往上依次包括衬底,应力缓冲层,GaN外延层,掩膜层,二次外延层,二次外延形成凹槽,并在保留的掩膜层上生长第二栅介质层,两端形成源极和漏极,凹槽沟道处的介质层上覆盖栅极。
本实用新型在一次外延高质量的GaN基板上,再选择区域外延形成凹槽栅极结构的MISFET器件,保留了经过二次外延中高温退火的高质量的掩膜层作为栅介质层。该实用新型可实现较高质量的栅介质层、较少界面态密度和栅介质层缺陷的MIS界面。具体表现在选择区域外延技术制备槽栅MIS结构中,保留一层SiO2掩膜层作为栅介质。该SiO2掩膜层由于经过MOCVD中含N的环境下的高温处理(≥800℃),具有高质量、低缺陷、良好的介质层/GaN界面质量,十分适合保留并作为栅介质层。相比于去除掩膜后生长介质层的工艺,本实用新型的结构保留了掩膜层,也避免了栅区GaN再次暴露于大气环境中,减少了GaN表面的氧化以及受其它污染的不良影响。此外,省略掩膜层的去除步骤可以简化选择区域外延制备槽栅MIS结构的工艺,节约成本。
进一步的,所述的凹槽呈U型或梯型结构。
进一步的,所述的衬底为 Si 衬底、蓝宝石衬底、碳化硅衬底、GaN自支撑衬底中的任一种。
进一步的,所述的应力缓冲层为AlN、AlGaN、GaN的任一种或组合,应力缓冲层厚度为100 nm~20 μm。
进一步的,所述的掩膜层为高质量的SiO2、Al2O3、 AlON、Si3N4、 SiOxNy、Ga2O3中的一种或任意几种的,厚度为1-50 nm。
进一步的,所述的一次生长GaN外延层为非故意掺杂的GaN外延层或掺杂的高阻GaN外延层,所述掺杂高阻层的掺杂元素为碳或铁;GaN外延层厚度为100 nm~20 μm。
进一步的,所述的掩膜层在二次生长后保留,作为第一栅介质层。
进一步的,所述的二次外延层为AlGaN/GaN异质结构,AlGaN势垒层厚度为5-50nm,且其中Al组分浓度可变化,GaN势垒层厚度为0-500 nm。
进一步的,所述的二次外延层中的AlGaN势垒层还可以为AlInN、InGaN、AlInGaN、AlN中的一种或任意几种的组合。
进一步的,所述的二次外延层中,AlGaN势垒层与GaN层之间还可以插入一AlN薄层,厚度为0.3-5 nm。
进一步的,所述第二栅介质层为Al2O3、AlON、MgO、Si3N4、SiO2、SiOxNy、HfO2绝缘介质层,厚度为1-100 nm。
进一步的,所述的源极和漏极材料为Ti/Al/Ni/Au合金、Ti/Al/Ti/Au合金、Ti/Al/Mo/Au合金或Ti/Al/Ti/TiN合金;栅极材料为Ni/Au合金、Pt/Al合金、Pd/Au合金或TiN/Ti/Al/Ti/TiN合金。
以上所述的一种高质量栅界面的GaN MISFET器件的制备方法,包括以下步骤:
S1. 在Si衬底上生长应力缓冲层;
S2. 在应力缓冲层上生长GaN外延层;
S3. 在GaN外延层上沉积一层SiO2,作为掩膜层;
S4. 通过光刻的方法,保留栅极区域之上的掩膜层作为第一栅介质层;
S5. 选择区域生长二次外延层,形成凹槽型栅极区域;
S6. 干法刻蚀完成器件隔离;
S7. 沉积第二栅介质层,同时刻蚀出源极和漏极欧姆接触区域;
S8. 在源极和漏极区域蒸镀上源极和漏极欧姆接触金属;
S9. 在凹槽处介质层上栅极区域蒸镀栅极金属。
进一步的,所述步骤S1中的应力缓冲层和步骤S2中的GaN外延层及步骤S5中的二次外延层的生长方法为金属有机化学气相沉积法、分子束外延法的高质量成膜方法;所述步骤S3中SiO2掩膜层的生长方法为等离子体增强化学气相沉积法、原子层沉积法、物理气相沉积法或磁控溅射法;所述步骤S7的生长方法为金属有机化学气相沉积法、分子束外延法、原子层沉积法、磁控溅射法的成膜方法。
与现有技术相比,有益效果是:本实用新型提出了一种高质量栅界面的GaNMISFET器件结构,提高了器件的性能,尤其是对沟道电阻的降低、栅极漏电的减少以及阈值电压稳定性的提高是十分显著的。本实用新型器件工艺更简单、重复性和可靠性较高,特点是保留了SiO2掩膜作为栅介质层。SiO2掩膜在二次外延的过程中经过高温退火,具有较高的介质层质量和界面质量,同时也避免了去除掩膜的过程中栅下GaN的氧化和污染,使得MIS界面态密度和介质层缺陷得到有效降低,提高栅极区域的导通特性和耐压特性。本实用新型提供一种能够实现高阈值电压稳定性、低导通电阻、高输出电流密度的GaN MISFET器件及其制作方法。
附图说明
图1-9为本实用新型实施例1的器件制作方法工艺示意图。
图10为本实用新型实施例2的器件结构示意图。
图11为本实用新型实施例3的器件结构示意图。
图12为本实用新型实施例4的器件结构示意图。
图13为本实用新型实施例5的器件结构示意图。
图14为本实用新型实施例6的器件结构示意图。
图中,1-衬底;2-应力缓冲层;3- GaN外延层;4-掩膜层;5-二次外延层;6-二栅介质层;7-源极;8-漏极;9-栅极;11-AlGaN结构层;12-AlN空间隔离层;13-AlN薄层;14-AlGaN薄势垒层;15-二次外延的AlGaN层。
具体实施方式
附图仅用于示例性说明,不能理解为对本实用新型的限制;为了更好说明本实施例,附图某些部件会有省略、放大或缩小,并不代表实际产品的尺寸;对于本领域技术人员来说,附图中某些公知结构及其说明可能省略是可以理解的。附图中描述位置关系仅用于示例性说明,不能理解为对本实用新型的限制。
如图9所示为本实施例的器件结构示意图,其结构由下往上依次包括衬底1,应力缓冲层2,GaN外延层3,SiO2掩膜层4,二次外延层,二次外延后保留SiO2掩膜层4的凹槽上覆盖第二栅介质层6,两端形成源极7和漏极8,凹槽沟道处的介质层上覆盖有栅极9。
上述高质量栅界面的GaN MISFET器件的制作方法如图1-图9所示,包括以下步骤:
S1. 利用金属有机化学气相沉积方法,在Si衬底1上生长一层应力缓冲层2,如图1所示;
S2. 利用金属有机化学气相沉积方法,在应力缓冲层2上生长GaN外延层3,如图2所示;
S3. 通过原子层沉积方法沉积一层SiO2,作为掩膜层4,如图3所示;
S4. 通过光刻方法选择区域刻蚀,保留栅极9区域之上的掩膜层4作为第一栅介质层,如图4所示;
S5. 利用金属有机化学气相沉积方法,在有掩膜层4的衬底1上选择区域生长二次外延GaN/AlGaN层,形成凹槽栅极9,如图5所示;
S6. 利用ICP完成器件隔离,如图6所示;
S7. 利用原子层沉积方法,在保留掩膜层4的栅极9凹槽上生长一层绝缘的第二栅介质层6,同时刻蚀出源极7和漏极8欧姆接触区域,如图7所示;
S8. 在源极7和漏极8区域蒸镀上Ti/Al/Ni/Au合金作为源极7和漏极8的欧姆接触金属,如图8所示;
S9. 在凹槽栅极9区域的绝缘层上蒸镀Ni/Au合金作为栅极9金属,如图9所示。
至此,即完成了整个器件的制备过程。图9即为实施例1的器件结构示意图。
实施例2
如图10所示为本实施例的器件结构示意图,其与实施例1结构区别仅在于:实施例1中在保留掩膜层4的栅极9凹槽上覆盖了一层绝缘的第二栅介质层6,而实施例2中在掩膜层4上无第二栅介质层6,直接蒸镀金属作为栅极9金属。
实施例3
如图11所示为本实施例的器件结构示意图,其与实施例1结构区别仅在于:实施例1中GaN/AlGaN异质结构为二次外延形成并同时自然形成栅极9凹槽区,而实施例3中二次外延的结构仅为AlGaN,同时形成栅极9凹槽区,标号11为AlGaN结构层11。
实施例4
如图12所示为本实施例的器件结构示意图,其与实施例1结构区别仅在于:实施例1中为二次外延GaN/AlGaN异质结构并形成栅极9凹槽区,而实施例4中二次外延结构的AlGaN势垒层与GaN层之间还插入了厚度为0.3-5 nm 的AlN空间隔离层12,同时形成栅极9凹槽区。
实施例5
如图13所示为本实施例的器件结构示意图,其与实施例1结构区别仅在于:实施例1中一次外延生长的外延层包括衬底1、应力缓冲层2和GaN外延层3,而实施例5中一次外延生长GaN外延层3上生长一层AlN薄层13,其上再选择区域生长二次外延层,形成凹槽并后续相同流程。
实施例6
如图14所示为本实施例的器件结构示意图,其与实施例1结构区别仅在于:实施例6中一次外延生长GaN外延层3上生长一层1-10nm的AlGaN薄势垒层14,之后二次外延的AlGaN层15形成栅极9凹槽区,二次外延的AlGaN层15的厚度为5-50nm。
显然,本实用新型的上述实施例仅仅是为清楚地说明本实用新型所作的举例,而并非是对本实用新型的实施方式的限定。对于所属领域的普通技术人员来说,在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本实用新型权利要求的保护范围之内。

Claims (10)

1.一种高质量栅界面的GaN MISFET器件,其特征在于,由下往上依次包括衬底(1),应力缓冲层(2),GaN外延层(3),掩膜层(4),二次外延层(5),二次外延形成凹槽,并在保留的SiO2掩膜层(4)上生长第二栅介质层(6),两端形成源极(7)和漏极(8),凹槽沟道处的介质层上覆盖栅极(9)。
2.根据权利要求1所述的一种高质量栅界面的GaN MISFET器件,其特征在于,所述的凹槽呈U型或梯型结构。
3.根据权利要求1所述的一种高质量栅界面的GaN MISFET器件,其特征在于,所述的衬底(1)为 Si 衬底(1)、蓝宝石衬底(1)、碳化硅衬底(1)、GaN自支撑衬底(1)中的任一种。
4.根据权利要求1所述的一种高质量栅界面的GaN MISFET器件,其特征在于,所述的应力缓冲层(2)为AlN、AlGaN、GaN的任一种或组合,应力缓冲层(2)厚度为100 nm~20 μm;所述的掩膜层(4)为高质量的SiO2、Al2O3、 AlON、Si3N4、 SiOxNy、Ga2O3中的一种或任意几种的叠层,厚度为1-50 nm。
5.根据权利要求1所述的一种高质量栅界面的GaN MISFET器件,其特征在于,所述的一次生长GaN外延层(3)为非故意掺杂的GaN外延层(3)或掺杂的高阻GaN外延层(3),所述掺杂高阻层的掺杂元素为碳或铁;GaN外延层(3)厚度为100 nm~20 μm。
6.根据权利要求1至5任一项所述的一种高质量栅界面的GaN MISFET器件,其特征在于,所述的掩膜层(4)在二次生长后保留,作为第一栅介质层。
7.根据权利要求6所述的一种高质量栅界面的GaN MISFET器件,其特征在于,所述的二次外延层(5)为AlGaN/GaN异质结构,AlGaN势垒层厚度为5-50 nm,且其中Al组分浓度可变化,GaN势垒层厚度为0-500 nm。
8.根据权利要求7所述的一种高质量栅界面的GaN MISFET器件,其特征在于,所述的二次外延层(5)中的AlGaN势垒层还可以为AlInN、InGaN、AlInGaN、AlN中的一种或任意几种的组合。
9.根据权利要求8所述的一种高质量栅界面的GaN MISFET器件,其特征在于,所述的二次外延层(5)中,AlGaN势垒层与GaN层之间还可以插入一AlN薄层(13),厚度为0.3-5 nm。
10.根据权利要求6所述的一种高质量栅界面的GaN MISFET器件,其特征在于,所述第二栅介质层(6)为Al2O3、AlON、MgO、Si3N4、SiO2、SiOxNy、HfO2绝缘介质层,厚度为1-100 nm;所述的源极(7)和漏极(8)材料为Ti/Al/Ni/Au合金、Ti/Al/Ti/Au合金、Ti/Al/Mo/Au合金或Ti/Al/Ti/TiN合金;栅极(9)材料为Ni/Au合金、Pt/Al合金、Pd/Au合金或TiN/Ti/Al/Ti/TiN合金。
CN201920064490.XU 2019-01-15 2019-01-15 一种高质量栅界面的GaN MISFET器件 Active CN209487514U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201920064490.XU CN209487514U (zh) 2019-01-15 2019-01-15 一种高质量栅界面的GaN MISFET器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201920064490.XU CN209487514U (zh) 2019-01-15 2019-01-15 一种高质量栅界面的GaN MISFET器件

Publications (1)

Publication Number Publication Date
CN209487514U true CN209487514U (zh) 2019-10-11

Family

ID=68131125

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201920064490.XU Active CN209487514U (zh) 2019-01-15 2019-01-15 一种高质量栅界面的GaN MISFET器件

Country Status (1)

Country Link
CN (1) CN209487514U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109755301A (zh) * 2019-01-15 2019-05-14 中山大学 一种高质量栅界面的GaN MISFET器件及其制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109755301A (zh) * 2019-01-15 2019-05-14 中山大学 一种高质量栅界面的GaN MISFET器件及其制备方法
CN109755301B (zh) * 2019-01-15 2024-05-31 中山大学 一种高质量栅界面的GaN MISFET器件及其制备方法

Similar Documents

Publication Publication Date Title
JP5675084B2 (ja) 窒化物系ダイオード
CN105336789A (zh) 一种高质量MIS结构的GaN基场效应晶体管及其制备方法
CN107946358A (zh) 一种与Si‑CMOS工艺兼容的AlGaN/GaN异质结HEMT器件及其制作方法
CN108305834B (zh) 一种增强型氮化镓场效应器件的制备方法
CN102810564B (zh) 一种射频器件及其制作方法
CN106298887B (zh) 一种高阈值电压高迁移率凹槽栅mosfet的制备方法
CN108365008B (zh) 具有p型二维材料栅极增强型氮化镓场效应器件的制备方法
CN105789315A (zh) 一种高质量MIS结构的AlNGaN基场效应晶体管及其制备方法
CN107785435A (zh) 一种低导通电阻MIS凹槽栅GaN基晶体管及制备方法
CN107768252A (zh) 一种高阈值电压高导通性能的常关型GaN基MOSFET结构及其制备方法
CN106653840A (zh) 一种半导体器件及其制造方法
CN114899227A (zh) 一种增强型氮化镓基晶体管及其制备方法
CN116169169A (zh) 一种低栅泄漏电流的增强型GaN HEMTs及其制备方法
CN112820648B (zh) 一种氮化镓金属氧化物半导体晶体管及其制备方法
CN209487514U (zh) 一种高质量栅界面的GaN MISFET器件
CN107706232A (zh) 一种原位MIS栅结构常关型GaN基晶体管及制备方法
JP2008243927A (ja) 電界効果トランジスタ及びその製造方法
CN108598182A (zh) 一种部分本征GaN帽层RESURF GaN基肖特基势垒二极管
CN206441733U (zh) 一种高阈值电压高迁移率凹槽栅mosfet结构
JP5605353B2 (ja) Mis型半導体装置およびその製造方法
CN207966998U (zh) 一种高阈值电压高导通性能的常关型GaN基MOSFET结构
CN109755301A (zh) 一种高质量栅界面的GaN MISFET器件及其制备方法
CN112670339A (zh) 一种氮化镓功率器件及其制造方法
CN105679679A (zh) 一种新型GaN基凹槽栅MISFET的制备方法
CN113410297B (zh) MIS分裂栅GaN基高电子迁移率晶体管及其制备方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant