CN209374454U - 功率晶体管装置 - Google Patents

功率晶体管装置 Download PDF

Info

Publication number
CN209374454U
CN209374454U CN201822039005.1U CN201822039005U CN209374454U CN 209374454 U CN209374454 U CN 209374454U CN 201822039005 U CN201822039005 U CN 201822039005U CN 209374454 U CN209374454 U CN 209374454U
Authority
CN
China
Prior art keywords
grid
metal layer
power transistor
transistor device
contact structures
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201822039005.1U
Other languages
English (en)
Inventor
陈劲甫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
UPI Semiconductor Corp
Original Assignee
UPI Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by UPI Semiconductor Corp filed Critical UPI Semiconductor Corp
Application granted granted Critical
Publication of CN209374454U publication Critical patent/CN209374454U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本实用新型提供一种功率晶体管装置包括:基底、多个有源沟槽、多个第一栅极接触结构、N个第二栅极接触结构以及M个第三栅极接触结构。基底定义有有源区与终端区。终端区环绕有源区。有源沟槽配置在基底中。各有源沟槽中分别设置有第一栅极、第二栅极以及绝缘层。绝缘层配置在第一栅极与第二栅极之间。第一栅极接触结构配置在终端区中。N个第二栅极接触结构配置在终端区中。第一栅极接触结构位于第二栅极接触结构与有源区之间。M个第三栅极接触结构配置在有源区,其中N大于M。因此,本实用新型的功率晶体管装置,可在不影响导通电阻(Ron)的情况下,改善功率晶体管装置关断的切换效率。

Description

功率晶体管装置
技术领域
本实用新型涉及一种半导体装置,尤其涉及一种功率晶体管装置。
背景技术
功率晶体管装置是一种广泛使用在模拟电路的半导体装置。由于功率晶体管装置具有低导通电阻与快切换速度,因此,功率晶体管装置可应用在电源切换(Power switch)电路上,使得电源管理技术(power management techniques)更有效率。
随着科技进步,现今功率晶体管装置越来越高频,因此,对于切换速度的要求也越来越高。在此趋势下,提高切换速度以降低功率损耗将成为此领域人员致力研究的课题。
实用新型内容
本实用新型提供一种功率晶体管装置,其可在不影响导通电阻(Ron)的情况下,改善功率晶体管装置关断的切换效率。
本实用新型提供一种功率晶体管装置包括:基底、多个有源沟槽、多个第一栅极接触结构、N个第二栅极接触结构以及M个第三栅极接触结构。基底定义有有源区与终端区。终端区环绕有源区。有源沟槽配置在基底中。各有源沟槽中分别设置有第一栅极、第二栅极以及绝缘层。绝缘层配置在第一栅极与第二栅极之间。第一栅极接触结构配置在终端区中。N个第二栅极接触结构配置在终端区中。第一栅极接触结构位于第二栅极接触结构与有源区之间。M个第三栅极接触结构配置在有源区,其中N大于M
在本实用新型的一实施例中,第二栅极接触结构的面积总合大于第三栅极接触结构的面积总合。
在本实用新型的一实施例中,上述的功率晶体管结构还包括:介电层、第一金属层、第二金属层以及第三金属层。介电层配置在基底上。第一金属层配置在介电层上,且第一栅极接触结构贯穿介电层,以分别电性连接第一金属层与第二栅极。第二金属层配置在介电层上,且第二栅极接触结构贯穿介电层,以分别电性连接第二金属层与第一栅极。第三金属层配置在介电层上,且第三栅极接触结构贯穿介电层,以分别电性连接第三金属层与第一栅极。第一金属层位于第二金属层与第三金属层之间并与第二金属层与第三金属层分离。
在本实用新型的一实施例中,第二栅极接触结构与第二金属层之间的接触面积大于第三栅极接触结构与第三金属层之间的接触面积。
在本实用新型的一实施例中,第二金属层与第三金属层为等电位。
在本实用新型的一实施例中,第三栅极接触结构位于第三金属层的正下方且与第三金属层重叠,第二栅极接触结构位于第二金属层的正下方且与第二金属层重叠。
在本实用新型的一实施例中,第二栅极接触结构彼此连接以形成连续接触结构。
在本实用新型的一实施例中,连续接触结构沿着第一方向延伸,有源沟槽沿着第二方向延伸,第一方向与第二方向彼此垂直。
在本实用新型的一实施例中,有源沟槽与位于终端区的终端沟槽相连,且第一导体层更延伸至终端沟槽中。
在本实用新型的一实施例中,上述的功率晶体管结构还包括第四栅极接触结构位于终端沟槽的正上方,以电性连接第二金属层与第一导体层。
基于上述,本实用新型将第三栅极接触结构的数量调整为小于第二栅极接触结构的数量,使得电流路径变长,藉此增加第一栅极(或底部栅极)的阻抗(RBG),进而缩短功率晶体管装置关断的切换效率。
为让本实用新型的上述特征和优点能更明显易懂,下文特举实施例,并配合附图作详细说明如下。
附图说明
图1是本实用新型的第一实施例的一种功率晶体管装置的上视示意图;
图2A至图2E分别是图1的线A-A’、线B-B’、线C-C’、线D-D’以及线E-E’的剖面示意图;
图3是本实用新型的第二实施例的一种功率晶体管装置的上视示意图;
图4是本实用新型的第三实施例的一种功率晶体管装置的上视示意图。
具体实施方式
参照本实施例的附图以更全面地阐述本实用新型。然而,本实用新型也可以各种不同的形式体现,而不应限于本文中所述的实施例。附图中的层与区域的厚度会为了清楚起见而放大。相同或相似的标号表示相同或相似的元件,以下段落将不再一一赘述。
图1是本实用新型的第一实施例的一种功率晶体管装置的上视示意图。图2A至图2E分别是图1的线A-A’、线B-B’、线C-C’、线D-D’以及线E-E’的剖面示意图。
请参照图1、图2A至图2E,本实用新型的第一实施例的功率晶体管装置1包括基底100、多个有源沟槽10、终端沟槽20、介电层118、第一金属层210、第二金属层220、第三金属层230、多个第一栅极接触结构212、多个第二栅极接触结构222以及多个第三栅极接触结构232。具体来说,基底100定义有有源区R1与终端区R2。终端区R2环绕有源区R1,以防止电压崩溃的现象发生。基底100例如是半导体基底或是半导体化合物基底。在本实施例中,基底100是硅基底。
如图1所示,基底100具有多个有源沟槽10。有源沟槽10沿第一方向D1排列且沿第二方向D2延伸。在一实施例中,有源沟槽10是以等距离的方式排列,而互相分离。在替代实施例中,有源沟槽10的至少一端面实质上是对齐的。
另外,终端区R2的基底100中具有终端沟槽20。如图1所示,终端沟槽20沿第一方向D1延伸,且环绕有源区R1中的有源沟槽10,以形成封闭式的环形沟槽。终端沟槽20与有源沟槽10彼此分离,而不相连。第一方向D1与第二方向D2相交。在一实施例中,第一方向D1垂直于第二方向D2。虽然图1仅示出1个终端沟槽20,但本实用新型不以此为限。在其他实施例中,终端沟槽20的数量可依需求来调整,其可以是2个、3个或更多个终端沟槽。
从剖面角度来看,如图2A至图2C所示,有源沟槽10配置在有源区R1的基底100中,并从有源区R1延伸至终端区R2。具体来说,有源沟槽10设置有第一栅极112、第二栅极116以及绝缘层114。绝缘层114包括第一绝缘层114a与第二绝缘层114b。第一绝缘层114a配置在第一栅极112与基底100之间,以电性隔离第一栅极112与基底100。第二绝缘层114b配置在第一栅极112与第二栅极116之间,以电性隔离第一栅极112与第二栅极116。在本实施例中,第一栅极112可视为底部栅极或遮蔽栅极;第二栅极116可视为顶部栅极或有源栅极;第二绝缘层114b则可视为第一栅极112与第二栅极116之间的闸间绝缘层。在一实施例中,第一栅极112与第二栅极116的材料例如是掺杂多晶硅,而绝缘层114的材料例如是氧化硅。
另一方面,终端沟槽20配置在终端区R2的基底100中。具体来说,如图2A至图2C所示,终端沟槽20设置有电极结构122以及绝缘层124。绝缘层124包覆电极结构122的底面与侧壁,使得电极结构122与基底100电性隔离。在一实施例中,电极结构122的材料包括导体材料,例如是掺杂多晶硅。绝缘层124的材料包括氧化硅。
如图2A所示,介电层118配置在基底100的顶面上,以覆盖有源沟槽10中的第一栅极112、第二栅极116以及绝缘层114与终端沟槽20中的电极结构122与绝缘层124。在一实施例中,介电层118的材料包括氧化硅。
第一金属层210、第二金属层220以及第三金属层230皆配置在介电层118上。在一实施例中,第一金属层210、第二金属层220以及第三金属层230的材料可分别是铝、铜或其合金。在其他实施例中,第一金属层210、第二金属层220以及第三金属层230的材料可彼此相同或不同。如上视图1所示,第一金属层210、第二金属层220以及第三金属层230沿着第一方向D1延伸,以横跨有源区R1与终端区R2。在第二方向D2上,第一金属层210位于第二金属层220与第三金属层230之间并与第二金属层220与第三金属层230分离。
多个第一栅极接触结构212分别配置在终端区R2中。在替代实施例中,第一栅极接触结构212分别位于第一金属层210的正下方且与第一金属层210重叠。多个第二栅极接触结构222配置在终端区R2中。在替代实施例中,第二栅极接触结构222分别位于第二金属层220的正下方且与第二金属层220重叠。第一栅极接触结构212位于第二栅极接触结构222与有源区R1之间。多个第三栅极接触结构232配置在有源区R1中。在替代实施例中,在替代实施例中,第三栅极接触结构232分别位于第三金属层230的正下方且与第三金属层230重叠。
在剖面图2A中,第一栅极接触结构212贯穿介电层118,以分别电性连接第一金属层210与第二栅极116。第二栅极接触结构222贯穿介电层118,以分别电性连接第二金属层220与第一栅极112。第三栅极接触结构232贯穿介电层118,以分别电性连接第三金属层230与第一栅极112。如图2A所示,第二金属层220通过第二栅极接触结构222、第一栅极112以及第三栅极接触结构232电性连接至第三金属层230。也就是说,第二金属层220与第三金属层230可视为等电位。在一实施例中,第一栅极接触结构212、第二栅极接触结构222以及第三栅极接触结构232的材料分别包括导体材料,其可以是金属,例如铝、铜、钨或其组合。
当第三栅极接触结构232的数量为M个,第二栅极接触结构222的数量为N个。在一实施例中,N大于M。也就是说,第三栅极接触结构232的数量小于第二栅极接触结构222的数量。在替代实施例中,第二栅极接触结构222的面积总合大于第三栅极接触结构232的面积总合。在其他实施例中,第二栅极接触结构222与第二金属层220之间的接触面积大于第三栅极接触结构232与第三金属层230之间的接触面积。
如此一来,在运作时,电流从第三金属层230(其可视为源极金属)通过M个第三栅极接触结构232流入其对应的有源沟槽10a、10b中的第一栅极112,流经第二栅极接触结构222至第二金属层220(其可视为源极总线)之后,再经由有源沟槽10a、10b以外的有源沟槽10上的第二栅极接触结构222流入第一栅极112。换言之,本实用新型可通过减少第三栅极接触结构232的数量,使得电流路径变长,藉此增加第一栅极(或底部栅极)的阻抗(RBG),进而缩短功率晶体管装置1关断的切换效率。特别是在降压式转换器(BUCK converter)的系统中,本实用新型的功率晶体管装置1可避免因关断切换时间太长所导致的击穿(shootthrough)状况发生。于此,所谓的击穿是指高侧开关(high side switch)与低侧开关(lowside switch)同时导通。
此外,本实用新型的功率晶体管装置1还包括掺杂区102与接触结构234、236。如图2C至图2E所示,掺杂区102环绕有源沟槽10的上部。在一实施例中,掺杂区102可例如是N型重掺杂区。在另一实施例中,掺杂区102可用以作为源极。如图2C所示,接触结构234贯穿介电层118,以分别电性连接第三金属层230与掺杂区102。接触结构236贯穿介电层118,以电性连接第三金属层230与电极结构122。在一实施例中,接触结构234、236的材料分别包括导体材料,其可以是金属,例如铝、铜、钨或其组合。
图3是本实用新型的第二实施例的一种功率晶体管装置的上视示意图。
请参照图3,第二实施例的功率晶体管装置2与第一实施例的功率晶体管装置1相似。相似或相同的构件以相似或相同的标号来表示,且其材料与配置已于上述段落说明过,于此便不再赘述。上述两者不同之处在于:将图1的第二栅极接触结构222彼此连接以形成图3的具有连续接触结构的第二栅极接触结构322。第二栅极接触结构322沿着第一方向D1延伸。
图4是本实用新型的第三实施例的一种功率晶体管装置的上视示意图。
请参照图4,第三实施例的功率晶体管装置3与第一实施例的功率晶体管装置1相似。相似或相同的构件以相似或相同的标号来表示,且其材料与配置已于上述段落说明过,于此便不再赘述。上述两者不同之处在于:功率晶体管装置3的有源沟槽10与终端沟槽20相连,且第一导体层112更延伸至终端沟槽20中(未示出)。另外,功率晶体管装置3还包括第四栅极接触结构422位于终端沟槽20的正上方,以电性连接第二金属层420与第一导体层112。
在替代实施例中,功率晶体管装置3的第二栅极接触结构222也可彼此连接以形成连续接触结构(未示出)。
综上所述,本实用新型将第三栅极接触结构的数量调整为小于第二栅极接触结构的数量,使得电流路径变长,藉此增加第一栅极(或底部栅极)的阻抗(RBG),进而缩短功率晶体管装置关断的切换效率。
虽然本实用新型已以实施例揭示如上,然其并非用以限定本实用新型,任何所属技术领域中技术人员,在不脱离本实用新型的精神和范围内,当可作些许的更改与润饰,故本实用新型的保护范围当视权利要求所界定的为准。

Claims (10)

1.一种功率晶体管装置,其特征在于,包括:
基底,定义有有源区与终端区,所述终端区环绕所述有源区;
多个有源沟槽,配置在所述基底中,且各所述有源沟槽中分别设置有第一栅极、第二栅极以及绝缘层,所述绝缘层配置在所述第一栅极与所述第二栅极之间;
多个第一栅极接触结构,配置在所述终端区中;
N个第二栅极接触结构,配置在所述终端区中,其中所述第一栅极接触结构位于所述第二栅极接触结构与所述有源区之间;以及
M个第三栅极接触结构,配置在所述有源区中,其中N大于M。
2.根据权利要求1所述的功率晶体管装置,其特征在于,所述第二栅极接触结构的面积总合大于所述第三栅极接触结构的面积总合。
3.根据权利要求1所述的功率晶体管装置,其特征在于,还包括:
介电层,配置在所述基底上;
第一金属层,配置在所述介电层上,且所述第一栅极接触结构贯穿所述介电层,以分别电性连接所述第一金属层与所述第二栅极;
第二金属层,配置在所述介电层上,且所述第二栅极接触结构贯穿所述介电层,以分别电性连接所述第二金属层与所述第一栅极;以及
第三金属层,配置在所述介电层上,且所述第三栅极接触结构贯穿所述介电层,以分别电性连接所述第三金属层与所述第一栅极,
其中所述第一金属层位于所述第二金属层与所述第三金属层之间并与所述第二金属层与所述第三金属层分离。
4.根据权利要求3所述的功率晶体管装置,其特征在于,所述第二栅极接触结构与所述第二金属层之间的接触面积大于所述第三栅极接触结构与所述第三金属层之间的接触面积。
5.根据权利要求3所述的功率晶体管装置,其特征在于,所述第二金属层与所述第三金属层为等电位。
6.根据权利要求3所述的功率晶体管装置,其特征在于,所述第三栅极接触结构位于所述第三金属层的正下方且与所述第三金属层重叠,所述第二栅极接触结构位于所述第二金属层的正下方且与所述第二金属层重叠。
7.根据权利要求1所述的功率晶体管装置,其特征在于,所述第二栅极接触结构彼此连接以形成连续接触结构。
8.根据权利要求7所述的功率晶体管装置,其特征在于,所述连续接触结构沿着第一方向延伸,所述有源沟槽沿着第二方向延伸,所述第一方向与所述第二方向彼此垂直。
9.根据权利要求3所述的功率晶体管装置,其特征在于,所述有源沟槽与位于所述终端区的终端沟槽相连,且所述第一栅极更延伸至所述终端沟槽中。
10.根据权利要求9所述的功率晶体管装置,其特征在于,还包括第四栅极接触结构位于所述终端沟槽的正上方,以电性连接所述第二金属层与所述第一栅极。
CN201822039005.1U 2018-10-29 2018-12-06 功率晶体管装置 Active CN209374454U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW107214695 2018-10-29
TW107214695U TWM576340U (zh) 2018-10-29 2018-10-29 功率電晶體裝置

Publications (1)

Publication Number Publication Date
CN209374454U true CN209374454U (zh) 2019-09-10

Family

ID=66996912

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201822039005.1U Active CN209374454U (zh) 2018-10-29 2018-12-06 功率晶体管装置

Country Status (2)

Country Link
CN (1) CN209374454U (zh)
TW (1) TWM576340U (zh)

Also Published As

Publication number Publication date
TWM576340U (zh) 2019-04-01

Similar Documents

Publication Publication Date Title
US10573736B2 (en) Heterojunction semiconductor device for reducing parasitic capacitance
US8735968B2 (en) Integrated MOSFET devices with Schottky diodes and associated methods of manufacturing
JP2004297086A (ja) 高スイッチングスピードのための横方向パワーmosfet
CN107180864A (zh) 开关元件
US8957493B1 (en) Semiconductor device
US9190393B1 (en) Low parasitic capacitance semiconductor device package
US10163811B2 (en) Semiconductor package structure based on cascade circuits
CN103426910B (zh) 功率半导体元件及其边缘终端结构
CN109075199A (zh) 半导体装置
CN106206418A (zh) 集成电路
US10461161B1 (en) GaN device with floating field plates
CN103229300A (zh) 垂直扩散金属氧化物半导体场效晶体管及其制造方法
JP2016031964A (ja) 半導体装置
CN101515590B (zh) 薄膜晶体管数组基板
CN103296073A (zh) 绝缘栅型双极晶体管
CN209374454U (zh) 功率晶体管装置
CN108511341A (zh) 屏蔽栅沟槽功率器件及其制造方法
CN104882478A (zh) 半导体装置与应用其的半导体装置封装体
CN111063732A (zh) Ldmos器件及其制造方法
US9306045B2 (en) Semiconductor power device
US20180204914A1 (en) Semiconductor Device Having a Transistor and a Conductive Plate
CN108110004A (zh) 射频开关器件
CN110838486B (zh) 功率晶体管元件
CN104979340A (zh) 半导体结构与静电放电防护电路
CN111354781B (zh) 垂直晶闸管

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant