CN209344107U - Si基改性Ge单片同层光电器件 - Google Patents
Si基改性Ge单片同层光电器件 Download PDFInfo
- Publication number
- CN209344107U CN209344107U CN201822145538.8U CN201822145538U CN209344107U CN 209344107 U CN209344107 U CN 209344107U CN 201822145538 U CN201822145538 U CN 201822145538U CN 209344107 U CN209344107 U CN 209344107U
- Authority
- CN
- China
- Prior art keywords
- layer
- type
- intrinsic
- layers
- gesn
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Light Receiving Elements (AREA)
Abstract
本实用新型涉及一种Si基改性Ge单片同层光电器件，该器件结构包括：P型Si衬底层；P型Ge层，位于P型Si衬底层上；本征GeSn层，位于P型Ge层上，本征GeSn层包括第一本征GeSn层、第二本征GeSn层和第三本征GeSn层；N型Ge层，位于第一本征GeSn层和第三本征GeSn层上；N型Si层，位于N型Ge层上；SiO2氧化层，位于N型Si层上；金属电极层，位于SiO2氧化层上和P型Ge层上。本实用新型在Si基改性Ge薄膜上实现了发光器件、波导以及探测器件位于同层结构中，改善了光电器件的集成度，提高了Si衬底层的兼容性，降低了光电器件制备工艺的复杂度和成本。
Description
技术领域
本实用新型属于微电子技术领域，具体涉及一种Si基改性Ge单片同层光电器件。
背景技术
随着微电子技术的高速发展，集成电路的集成度越来越高。对器件开关速度的要求也越来也高，目前电子的速度基本发挥到极致，所以人们开始探索更快的粒子——光子，因此光电器件应运而生。
目前，光电器件的发展方向主要分为两方面：一方面是通过改性半导体材料研制高性能的半导体器件，如通过异质结构等改善半导体器件的性能；另一方面是通过集成化，将不同光电器件集成在一个芯片，集成化的方式突破了光电器件中各个部件分离导致的局限，其中，Si工艺在光电器件及光电集成发展中得到了广泛的应用。
在光电器件领域，Ⅲ-Ⅴ族半导体材料已经有了相当广泛的应用，但是，其与现有的Si工艺不兼容，且其生产成本高和工艺周期较长，制约着其进一步的发展。
实用新型内容
为了解决现有技术中的不足，本实用新型提供了一种Si基改性Ge单片同层光电器件，该器件具体结构包括：
P型Si衬底层；
P型Ge层，位于所述P型Si衬底层上；
本征GeSn层，位于所述P型Ge层上，其中，所述本征GeSn层包括第一本征GeSn层、第二本征GeSn层和第三本征GeSn层；
N型Ge层，位于所述第一本征GeSn层和所述第三本征GeSn层上；
N型Si层，位于所述N型Ge层上；
SiO2氧化层，位于所述N型Si层上；
金属电极层，位于所述SiO2氧化层上和所述P型Ge层上。
在本实用新型的一个实施例中，所述第二本征GeSn层的厚度为160～200nm，所述第一本征GeSn层和所述第三本征GeSn层的厚度均为250nm。
在本实用新型的一个实施例中，所述P型Si衬底层的掺杂浓度为1018cm-3、厚度为300～750μm。
在本实用新型的一个实施例中，所述P型Ge层的掺杂浓度为1020cm-3、厚度为50nm。
在本实用新型的一个实施例中，所述N型Ge层的掺杂浓度为3*1019cm-3、厚度为100nm。
在本实用新型的一个实施例中，所述N型Si层的掺杂浓度为1020cm-3、厚度为100nm。
与现有技术相比，本实用新型的有益效果：
1、本实用新型在Si基改性Ge薄膜上实现了发光器件、波导以及探测器件位于同层结构中，改善了光电器件的集成度，且提高了Si衬底层的兼容性，该光电器件的结构新颖，光电器件集成度高，降低了光电器件制备工艺的复杂度和制备工艺的成本。
2、本实用新型通过对本征GeSn层的禁带宽度进行调制，满足第二本征GeSn层的禁带宽度>第一本征GeSn层的禁带宽度>第三本征GeSn层的禁带宽度，使光电器件中的发光效率显著提升，电子迁移率更高，解决了光电集成中遇到的光电转化速度问题。
3、本实用新型因为Ge与Si同属IV族半导体，与Si基兼容。同时，二者能量差小，这样的能带结构稍加改性，可成为光电器件集成所需要的材料。改性后的材料不仅具有Si衬底层的优势，还具有优异的光电特性，其在单片光电领域极具有较广的应用潜景。
附图说明
图1为本实用新型实施例提供的一种Si基改性Ge单片同层光电器件的结构侧视示意图；
图2为本实用新型实施例提供的一种Si基改性Ge单片同层光电器件的结构俯视示意图；
图3a～3c为本实用新型实施例提供的三种第二本征GeSn层的俯视示意图；
图4为本实用新型实施例提供的第二本征GeSn层在5μm、10μm、15μm三种长度下的不同波长的透射度示意图；
图5为本实用新型实施例提供的直线型、凸型、凹型三种第二本征GeSn层的不同波长下的透射度示意图；
图6为本实用新型实施例提供的SiO2隔离层在不同厚度下的透射度示意图；
图7为本实用新型实施例提供的α-Si覆盖层在不同波长下的透射度示意图；
图8为本实用新型实施例提供的Si基改性Ge单片同层光电器件刻蚀工艺流程后的结构示意图。
附图标记说明：
P型Si衬底层001；P型Ge层002；第一本征GeSn层0031；第二本征GeSn层0032；第三本征GeSn层0033；第一N型Ge层0041；第二N型Ge层0042；N型Si层005；SiO2氧化层006；第一SiO2隔离层0071；第二SiO2隔离层0072；α-Si覆盖层008；金属电极层009；第一金属电极0091，第二金属电极0092；第三金属电极0093；第四金属电极0094；第五金属电极0095；第六金属电极0096。
具体实施方式
下面结合具体实施例对本实用新型做进一步详细的描述，但本实用新型的实施方式不限于此。
实施例一
本实用新型涉及一种Si基改性Ge单片同层光电器件。请参见图1和图2，图1为本实用新型实施例提供的一种Si基改性Ge单片同层光电器件的结构侧视示意图，图2为本实用新型实施例提供的一种Si基改性Ge单片同层光电器件的结构俯视示意图，具体地，该结构包括：
P型Si衬底层001；
其中，P型Si衬底层001由掺杂浓度为1018cm-3的P型Si材料构成。
优选地，P型Si衬底层001的厚度为300～750μm。
P型Ge层002；
其中，P型Ge层002位于P型Si衬底层001上，P型Ge层002由掺杂浓度为1020cm-3的P型Ge材料构成。
优选地，P型Ge层002的厚度为50nm。
本征GeSn层；
其中，本征GeSn层位于P型Ge层002上，本征GeSn层包含第一本征GeSn层0031、第二本征GeSn层0032、第三本征GeSn层0033三部分，第二本征GeSn层0032位于第一本征GeSn层0031与第三本征GeSn层0033之间。
优选地，第二本征GeSn层0032的厚度为160～200nm，第一本征GeSn层0031和第三本征GeSn层0033的厚度均为250nm。
进一步，第二本征GeSn层0032的禁带宽度>第一本征GeSn层0031的禁带宽度>第三本征GeSn层0033的禁带宽度。
通过对第一本征GeSn层0031、第二本征GeSn层0032和第三本征GeSn层0033的禁带宽度的调制，使光电器件中的发光效率显著提升，电子迁移率更高，解决了光电集成中遇到的光电转化速度问题。
进一步，在第一本征GeSn层0031、第二本征GeSn层0032和第三本征GeSn层0033中，第二本征GeSn层0032中Sn占GeSn总量的1％，第一本征GeSn层0031中Sn占GeSn总量的3％，第三本征GeSn层0033中Sn占GeSn总量的5％，从而可以使得第二本征GeSn层0032的禁带宽度>第一本征GeSn层0031的禁带宽度>第三本征GeSn层0033的禁带宽度。
在实际使用中，可以通过调整Sn在GeSn的占比，来调制禁带宽度，以满足第二本征GeSn层0032的禁带宽度>第一本征GeSn层0031的禁带宽度>第三本征GeSn层0033的禁带宽度。
请参见图3a～3c，图3a～3c为本实用新型实施例提供的三种第二本征GeSn层的俯视示意图，第二本征GeSn层0032为锥形结构，不同侧面的第二本征GeSn层0032，可以分为直线型、凸型、凹型三种结构。第二本征GeSn层0032长度L越长，其在传播方向的变化尺寸越小，但是并不是线性增加，随着长度L的增加，损耗减小就越来越少，因此对光的传输损耗影响也就越小。其中，直线型、凸型、凹型不同选择，第二本征GeSn层0032的长度L也不同。
请参见图4，图4为本实用新型实施例提供的第二本征GeSn层在5μm、10μm、15μm三种长度下的不同波长的透射度示意图，波长越长透射度越好。在实际应用允许的情况下，尽量选取较长的波长。因为光电器件设计需要，其中长度L不能太长，长度L大多选取5μm～15μm。
优选地，第二本征GeSn层0032的长度L为10um。
请参见图5，图5为本实用新型实施例提供的直线型、凸型、凹型三种第二本征GeSn层的不同波长下的透射度示意图，直线型、凸型、凹型在相同波长下透射度不同。其中，侧面为凹型结构的第二本征GeSn层0032透射度最差，传输损耗最大；侧面为凸型结构的第二本征GeSn层0032在传输中透射度最好，传输损耗相对比较小；侧面为直线型结构的第二本征GeSn层0032透射度与传输损耗程度都介于侧面为凹型结构的第二本征GeSn层0032和侧面结构为凸型结构的第二本征GeSn层0032之间。
优选地，第二本征GeSn层0032为侧面为凸型结构的第二本征GeSn层0032。
N型Ge层；
其中，N型Ge层位于本征GeSn层上，N型Ge层包括第一N型Ge层0041和第二N型Ge层0042，第一N型Ge层0041位于第一本征GeSn层0031上，第二N型Ge层0042位于第三本征GeSn层0033上，第一N型Ge层0041和第二N型Ge层0042均由掺杂浓度为3*1019cm-3的N型Ge材料构成。
优选地，第一N型Ge层0041和第二N型Ge层0042的厚度均为100nm。
N型Si层005；
其中，N型Si层005位于N型Ge层上，即在第一N型Ge层0041和第二N型Ge层0042上均设置有N型Si层005，N型Si层005由掺杂浓度为1020cm-3的N型Si材料构成。
优选地，N型Si层005的厚度为100nm。
SiO2氧化层006；
其中，SiO2氧化层006位于N型Si层005上。N型Si层005与含有氧化物质的气体在高温条件下极易进行化学反应，其中氧化物质的气体包括水汽和氧气等。所以在N型Si层005上沉淀一层SiO2氧化层006，防止N型Si层005氧化。
优选地，SiO2氧化层006的厚度为100nm。
SiO2隔离层007；
其中，SiO2隔离层007位于P型Ge层002上。其中，SiO2隔离层007包括第一SiO2隔离层0071和第二SiO2隔离层0072，第一SiO2隔离层0071位于第一本征GeSn层0031与第二本征GeSn层0032之间，第二SiO2隔离层0072位于第二本征GeSn层0032与第三本征GeSn层0033之间。
请参见图6，图6为本实用新型实施例提供的SiO2隔离层在不同厚度下的透射度示意图，SiO2隔离层007在不同厚度下透射度不同。波长越长受SiO2隔离层007的影响越小；基本20nm厚的SiO2隔离层007对光传输的影响基本与没有SiO2隔离层007时一致，对整个光传输影响很小基本可以忽略不计；当SiO2隔离层007逐渐加厚时，透射度逐渐减小，而且越厚的SiO2隔离层007透射度却减小的越多。
SiO2隔离层007对有源器件与无源器件进行了隔离，而且起到一定的电隔离作用，防止两端光电器件产生寄生效应。
优选地，第一SiO2隔离层0071和第二SiO2隔离层0072宽度均为20nm，第一SiO2隔离层0071和第二SiO2隔离层0072厚度均为250nm。
α-Si覆盖层008；
其中，α-Si覆盖层008位于第二本征GeSn层0032上。其厚度为第一本征GeSn层0031的厚度减掉第二本征GeSn层0032的厚度。
请参见图7，图7为本实用新型实施例提供的α-Si覆盖层在不同波长下的透射度示意图，α-Si覆盖层008在任何波长下的透射度都高于无α-Si覆盖层008。添加α-Si覆盖层008能够减小光纤与器件间的耦合损耗，因此添加α-Si覆盖层008。
优选地，α-Si覆盖层008的厚度为50～90nm。
金属电极层009；
请同时参见图1与图2，金属电极层009位于SiO2氧化层006上和P型Ge层002上。金属电极层009有6个电极，2个在SiO2氧化层006上，分别为第一金属电极0091、第二金属电极0092，均为负极；4个在P型Ge层002上，分别为第三金属电极0093、第四金属电极0094、第五金属电极0095、第六金属电极0096，均为正极。
优选地，金属电极层009的金属为铝(Al)，厚度为10～20nm。
请再参见图1和图2，本实用新型光电器件包含发光器件、波导、探测器件，其结构分别是：
P型Si衬底层001、P型Ge层002、第一本征GeSn层0031、N型Ge层0041、N型Si层005、SiO2氧化层006、第一金属电极0091、第三金属电极0093和第五金属电极0095构成发光器件，其中，第三金属电极0093、第五金属电极0095为发光器件正极，第一金属电极0091为发光器件负极。
P型Si衬底层001、P型Ge层002、第三本征GeSn层0033、N型Ge层0042、N型Si层005、SiO2氧化层006、第二金属电极0092、第四金属电极0094和第六金属电极0096构成探测器件，其中，第四金属电极0094和第六金属电极0096为探测器件的正极，第二金属电极0092为探测器件负极。
第二本征GeSn层0032和α-Si覆盖层008构成波导。
进一步，上述发光器件、波导、探测器件在制备中集成到同一衬底，构成Si基改性Ge单片同层光电器件。现有的发光器件、波导、探测器件分别独立，之后再使用集成工艺将发光器件、波导、探测器件集成在一起，本实用新型光电器件避免了其再度集成。
本实施例的有益效果：
1、本实施例在Si基改性Ge薄膜上实现了发光器件、波导以及探测器件位于同层结构中，改善了光电器件的集成度，且提高了Si衬底层的兼容性，该光电器件的结构新颖，光电器件集成度高，降低了光电器件制备工艺的复杂度和制备工艺的成本。
2、本实施例通过对本征GeSn层的禁带宽度进行调制，满足第二本征GeSn层的禁带宽度>第一本征GeSn层的禁带宽度>第三本征GeSn层的禁带宽度，使光电器件中的发光效率显著提升，电子迁移率更高，解决了光电集成中遇到的光电转化速度问题。
3、本实施例因为Ge与Si同属IV族半导体，与Si基兼容。同时，二者能量差小，这样的能带结构稍加改性，可成为光电器件集成所需要的材料。改性后的材料不仅具有Si衬底层的优势，还具有优异的光电特性，其在单片光电领域极具应用潜景。
实施例二
请再参见图1和图2，具体地，该Si基改性Ge单片同层光电器件工艺流程包括：
步骤1.选取P型Si衬底层001；
具体地，选取掺杂浓度为1018cm-3、厚度为300～750μm的P型Si衬底层001为初始材料。
步骤2.生长P型Ge层002；
具体地，在温度为330℃条件下，利用化学气相沉淀法在P型Si衬底层001上外延生长掺杂浓度为1020cm-3、厚度为50nm的P型Ge层002。
步骤3.生长本征GeSn层
具体地，在温度为350℃条件下，利用减压化学气相沉淀法(Chemical VaporDeposition，简称CVD)在P型Ge层002上生长厚度为250nm的本征GeSn层。通过掩模和离子注入法，使第二本征GeSn层0032中Sn占GeSn总量的1％，第一本征GeSn层0031中Sn占GeSn总量的3％，第三本征GeSn层0033中Sn占GeSn总量的5％，从而使得第二本征GeSn层0032的禁带宽度>第一本征GeSn层0031的禁带宽度>第三本征GeSn层0033的禁带宽度。
步骤4.生长N型Ge层；
具体地，在温度为160℃条件下，利用化学气相沉淀法在本征GeSn层上生长掺杂浓度为3*1019cm-3、厚度为100nm的N型Ge层。
步骤5.生长N型Si层005
具体地，在温度为275℃～325℃条件下，利用化学气相沉淀法在N型Ge层上生长掺杂浓度为1020cm-3、厚度为100nm的N型Si层005。
步骤6.生长SiO2氧化层006
利用低压化学气相沉积法(Low Pressure Chemical Vapor Deposition，简称LPCVD)，在N型Si层005上生长厚度为10nm的SiO2氧化层006。
步骤7.刻蚀
在上述生长结构上，利用干法刻蚀法，向SiO2氧化层006和N型Si层005中通入氢氟酸，以刻蚀SiO2氧化层006和N型Si层005中间位置，直至露出N型Ge层；之后利用氢氟酸、硝酸、乙酸的混合刻蚀溶液刻蚀露出的N型Ge层，直至露出本征GeSn层；最后利用氢氟酸、硝酸、乙酸的混合刻蚀溶液刻蚀露出的本征GeSn层，使得该露出的本征GeSn层的厚度为160～200nm，再刻蚀露出的本征GeSn层，使第一本征GeSn层0031与露出的本征GeSn层之间的间隔缝隙的宽度为20nm，直至露出P型Ge层002，同样再刻蚀露出的本征GeSn层，使得第三本征GeSn层0033与露出的本征GeSn层之间的间隔缝隙的宽度为20nm，直至露出P型Ge层002，剩余的厚度为160～200nm露出的本征GeSn层即为第二本征GeSn层0032。请参见图8，图8为本实用新型实施例提供的Si基改性Ge单片同层光电器件刻蚀工艺流程后的结构示意图。
优选地，氢氟酸：硝酸：乙酸为1：2.5：10。
步骤8.制备SiO2隔离层007
向第一本征GeSn层0031与第二本征GeSn层0032之间的间隔缝隙，以及第二本征GeSn层0032与第三本征GeSn层0033之间的间隔缝隙，如图8所示，分别通入SiH4和O2，之后分别淀积SiO2作隔离层，再利用干法刻蚀法，刻蚀形成宽度均为20nm、厚度均为250nm的SiO2隔离层007。其中，第一本征GeSn层0031与第二本征GeSn层0032之间形成的隔离层即为第一SiO2隔离层0071，第二本征GeSn层0032与第三本征GeSn层0033之间形成的隔离层即为第二SiO2隔离层0072。
步骤9.制备α-Si覆盖层008
在第二本征GeSn层0032上，沉积厚度为50～90nm的α-Si覆盖层008，以减少光纤与器件之间的耦合损耗。
步骤10.形成金属电极层009
利用电子束蒸发法，在SiO2氧化层006上和P型Ge层002上分别淀积金属Al，再利用刻蚀法，形成厚度为10～20nm的金属电极层009。
本实施例的有益效果：
1、本实施例将发光器件、波导以及探测器件集成在Si基改性Ge薄膜同层结构上，改善了光电器件的集成度，且提高了Si衬底层的兼容性，该光电器件的结构新颖，光电器件集成度高，降低了光电器件制备工艺的复杂度和制备工艺的成本。
2、本实施例通过对本征GeSn层的禁带宽度进行调制，满足第二本征GeSn层的禁带宽度>第一本征GeSn层的禁带宽度>第三本征GeSn层的禁带宽度，使光电器件的发光效率显著提升，电子迁移率更高，解决了光电集成中遇到的光电转化速度问题。
以上内容是结合具体的优选实施方式对本实用新型所作的进一步详细说明，不能认定本实用新型的具体实施只局限于这些说明。对于本实用新型所属技术领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本实用新型的保护范围。
Claims (6)
1.一种Si基改性Ge单片同层光电器件，其特征在于，包括：
P型Si衬底层(001)；
P型Ge层(002)，位于所述P型Si衬底层(001)上；
本征GeSn层，位于所述P型Ge层(002)上，其中，所述本征GeSn层包括第一本征GeSn层(0031)、第二本征GeSn层(0032)和第三本征GeSn层(0033)；
N型Ge层，位于所述第一本征GeSn层(0031)和所述第三本征GeSn层(0033)上；
N型Si层(005)，位于所述N型Ge层上；
SiO2氧化层(006)，位于所述N型Si层(005)上；
金属电极层(009)，位于所述SiO2氧化层(006)上和所述P型Ge层(002)上。
2.根据权利要求1所述的光电器件，其特征在于，所述P型Si衬底层(001)的掺杂浓度为1018cm-3、厚度为300～750μm。
3.根据权利要求1所述的光电器件，其特征在于，所述P型Ge层(002)的掺杂浓度为1020cm-3、厚度为50nm。
4.根据权利要求1所述的光电器件，其特征在于，所述第二本征GeSn层(0032)的厚度为160～200nm，所述第一本征GeSn层(0031)和所述第三本征GeSn层(0033)的厚度均为250nm。
5.根据权利要求1所述的光电器件，其特征在于，所述N型Ge层的掺杂浓度为3*1019cm-3、厚度为100nm。
6.根据权利要求1所述的光电器件，其特征在于，所述N型Si层(005)的掺杂浓度为1020cm-3、厚度为100nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201822145538.8U CN209344107U (zh) | 2018-12-20 | 2018-12-20 | Si基改性Ge单片同层光电器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201822145538.8U CN209344107U (zh) | 2018-12-20 | 2018-12-20 | Si基改性Ge单片同层光电器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN209344107U true CN209344107U (zh) | 2019-09-03 |
Family
ID=67757805
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201822145538.8U Expired - Fee Related CN209344107U (zh) | 2018-12-20 | 2018-12-20 | Si基改性Ge单片同层光电器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN209344107U (zh) |
-
2018
- 2018-12-20 CN CN201822145538.8U patent/CN209344107U/zh not_active Expired - Fee Related
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106784123B (zh) | 单行载流子光电探测器及其制作方法 | |
| CN104009103B (zh) | 一种高速铟镓砷探测器及其制作方法 | |
| CN108233175B (zh) | 一种掩埋AlGaInAs DFB激光器的制作方法 | |
| CN104009104B (zh) | 一种台面铟镓砷探测器及其制作方法 | |
| CN103367370B (zh) | 亚波长光栅反射增强型硅基宽光谱集成光探测器及其制备方法 | |
| CN102882129A (zh) | 改变硅波导宽度制备多波长硅基混合激光器阵列的方法 | |
| CN102222734A (zh) | 一种倒置太阳能电池制作方法 | |
| CN106898947A (zh) | 一种激光器及其制作方法 | |
| CN105428992B (zh) | 一种高速激光器芯片结构及其制作方法 | |
| CN112614910B (zh) | 一种基于pin型氮化镓微米线的紫外光电探测器及其制备方法 | |
| CN103296136A (zh) | 太阳能电池及其制造方法 | |
| CN109728120A (zh) | 一种高可靠nip结构台面型光电二极管及其制作方法 | |
| WO2020103395A1 (zh) | 一种波导型光电探测器及其制造方法 | |
| CN111509078B (zh) | 硅基光电探测器及其制造方法 | |
| CN104617184B (zh) | PIN台面型InGaAs红外探测器及其制备方法 | |
| CN101738748B (zh) | 一种制备高速电吸收调制器的方法 | |
| CN113707748B (zh) | 外延片及光电探测器芯片 | |
| CN209344107U (zh) | Si基改性Ge单片同层光电器件 | |
| CN109192806A (zh) | 一种光电探测器及其制作方法 | |
| CN109459817B (zh) | 单片硅基光电集成芯片的制备方法 | |
| CN1330004C (zh) | 半导体光接收器件及其制造方法 | |
| CN111430499A (zh) | 光电集成器件及其制备方法 | |
| CN116565081A (zh) | 改善可靠性的发光二极管及其制备方法 | |
| US11996489B2 (en) | Optical module and method for manufacturing the same | |
| CN109449757B (zh) | SiGe/Ge/SiGe双异质结激光器及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20190903 Termination date: 20201220 |