CN209250590U - 一种集成压敏电阻的滤波器 - Google Patents

Abstract

一种集成压敏电阻的滤波器，其可提高滤波器的抗过电压的能力，可以满足将该滤波器应用于复杂环境的要求，其包括陶瓷壳体，所述陶瓷壳体内封装有滤波器，所述陶瓷壳体中还封装有压敏电阻，所述压敏电阻与所述滤波器并联布置。

Description

一种集成压敏电阻的滤波器

技术领域

本实用新型涉及滤波器技术领域，具体为一种集成压敏电阻的滤波器。

背景技术

滤波器是对波进行过滤的器件，目前常用的滤波器包括声表面波滤波器，但是现有技术中常用的滤波器芯片易受外部环境影响，不能满足复杂环境的需求，当滤波器遇到静电和操作过电压时芯片容易损坏，例如在干燥的季节，人体静电可达几千甚至几万伏，手直接接触芯片时很容易造成芯片的击穿而损坏，当启动电流较高时也极易造成声表面滤波器内的芯片因电压过高而击穿的问题出现。

实用新型内容

针对现有技术中存在的滤波器芯片不能满足复杂环境的需求，遇到静电或操作过电压时芯片容易损坏的问题，本实用新型提供了一种集成压敏电阻的滤波器，其可提高滤波器的抗过电压的能力，可以满足将该滤波器应用于复杂环境的要求。

一种集成压敏电阻的滤波器，其包括陶瓷壳体，所述陶瓷壳体内封装有滤波器，其特征在于：所述陶瓷壳体中还封装有压敏电阻，所述压敏电阻与所述滤波器并联布置。

其进一步特征在于，所述陶瓷壳体上设置有盖板，所述陶瓷壳体与所述盖板之间焊接连接，所述陶瓷壳体上还设置有上部焊盘，所述上部焊盘沿所述滤波器周边布置，所述滤波器上设置有芯片表面焊盘；

所述压敏电阻为由氧化锌颗粒和其他金属氧化物或聚合物间隔构成的陶瓷块，其他所述金属氧化物是Si、Co、Mn、Cr氧化物中的一种或几种；

所述上部焊盘布置于所述陶瓷壳体上靠近边缘的位置；

所述芯片表面焊盘包括芯片表面焊盘一、芯片表面焊盘二，所述芯片表面焊盘一通过所述金属层一与所述滤波器连接，所述芯片表面焊盘二布置于所述滤波器上靠近所述金属层一的位置；

所述上部焊盘包括上部焊盘一至上部焊盘八；

所述陶瓷壳体的底部设置有引脚，所述引脚包括引脚一至引脚八；

所述芯片表面焊盘一通过引线与上部焊盘一连接，所述上部焊盘一通过镀金层与所述引脚一连接，所述引脚一作为所述滤波器的输入脚，所述压敏电阻的上表面通过所述引线与所述上部焊盘三连接，所述上部焊盘三通过所述镀金层连接所述引脚四，所述引脚四作为所述压敏电阻的输出接地脚，所述芯片表面焊盘二通过所述引线连接所述上部焊盘八，所述上部焊盘八通过所述镀金层连接所述引脚七，所述引脚七作为所述滤波器的输出脚；

所述陶瓷壳体内设置有通孔，所述通孔内涂装有金属层二；

所述陶瓷壳体的侧端面上设有凹槽，所述凹槽为圆弧形，所述凹槽内涂有所述镀金层；

所述引线为铝线；

所述滤波器为石英滤波器、铌酸锂滤波器、碳酸锂滤波器、BAW晶体滤波器中的任意一种；

所述金属层一、金属层二、镀金层均为导电材料；

所述金属层一的材质为铝；

所述金属层二的材质为钨；

所述镀金层的材质为金。

采用本实用新型的上述结构，在陶瓷壳体内同时封装滤波器和压敏电阻，并使压敏电阻与滤波器的输入端并联布置，正常信号通过时，压敏电阻的阻值非常大，相当于开路，对输入信号没有影响，当滤波器输入端出现过电压或瞬态操作过电压时，压敏电阻与滤波器同时承受过电压，但是压敏电阻的响应时间为纳秒级，当过电压超过压敏电阻的设定阈值时，压敏电阻两端的电压迅速下降，这样可以保护滤波器免遭过电压的破坏，从而提高了滤波器的抗过电压的能力，满足了产品用于复杂环境下的要求。

附图说明

图1为本实用新型不加盖板时的结构示意图；

图2为本实用新型俯视的结构示意图；

图3为本实用新型仰视的结构示意图。

具体实施方式

见图1、图2、图3，一种集成压敏电阻的滤波器，其包括陶瓷壳体1和盖板2，陶瓷壳体1与盖板2之间通过缝焊层连接，盖板2的材质为钢体，盖板2上与陶瓷壳体1相连的部位镀有镍，陶瓷壳体1上与盖板2相连接的部位涂有金，陶瓷壳体1与盖板2之间的缝焊层通过强电流性形成致密的镍金合金实现密封焊接，陶瓷壳体1内封装有滤波器3，该滤波器3为石英滤波器，滤波器3上设置有芯片表面焊盘4，陶瓷壳体1上还设置有上部焊盘5，上部焊盘5布置于滤波器3周围靠近陶瓷壳体1边缘的位置，以便于上部焊盘5与其它各元件连接；陶瓷壳体1中还封装有压敏电阻6，压敏电阻6为由氧化锌颗粒和其他金属氧化物或聚合物间隔构成的陶瓷块，其他金属氧化物是Si、Co、Mn、Cr氧化物中的一种或几种，该压敏电阻6采用现有技术，压敏电阻6通过金属层一7连接于滤波器3上，金属层一7的材质为铝，压敏电阻6与波滤波器3并联布置；芯片表面焊盘4包括芯片表面焊盘一41、芯片表面焊盘二42，芯片表面焊盘一41通过金属层一7与滤波器3连接，芯片表面焊盘二42布置于滤波器3上靠近金属层一7的位置，上部焊盘5包括上部焊盘一51至上部焊盘八58，陶瓷壳体1的底部设置有引脚9，引脚9包括引脚一91至引脚八98；

芯片表面焊盘一41通过引线10与上部焊盘一51连接，上部焊盘一51通过镀金层（图中未画出）与引脚一91连接，引脚一91作为滤波器3的输入脚，压敏电阻6的上表面通过引线10与上部焊盘三53连接，上部焊盘三53通过镀金层（图中未画出）连接引脚四94，引脚四94作为压敏电阻6的输出接地脚，芯片表面焊盘二42通过引线10连接上部焊盘八58，上部焊盘八58通过镀金层连接引脚七97，引脚七97作为滤波器3的输出脚，本实施例中的引线10均为铝线；

陶瓷壳体1内设置有两个通孔（图中未画出），通孔内涂装有金属层二（图中未画出），金属层二的材质为钨，通孔内涂装的金属层二用于接地；陶瓷壳体1的侧端面上设有凹槽8，凹槽8为圆弧形，凹槽8内涂有镀金层，镀金层的材质为金；本实施例中的上部焊盘、表面焊盘、滤波器、引脚、通孔、凹槽均是根据实际客户需要进行设置，可以满足客户对于滤波器的各项性能的要求。

其具体工作原理如下所述：压敏电阻6的底部焊接于金属层一7上，金属层一7与芯片表面焊盘一41焊接连接，芯片表面焊盘一41通过金属层一连接压敏电阻6的下表面，实现了压敏电阻6与滤波器输入脚91的并联；当滤波器3输入端即引脚一91的输入信号为正常信号时，压敏电阻6保持高阻值状态，相当于开路，对输入信号没有影响，当滤波器3输入端出现过电压或瞬态操作过电压时，压敏电阻6与滤波器3同时承受过电压，但是压敏电阻6的响应时间为纳秒级，当过电压超过压敏电阻6的设定阈值时，压敏电阻6两端的电压迅速下降，这样可以保护滤波器3免遭过电压的破坏，从而提高了滤波器3的抗过电压的能力，满足了产品用于复杂环境下的要求。

本装置采用陶瓷壳体1进行封装，陶瓷壳体1和盖板2之间的缝焊层通过强电流性形成致密的合金来实现气密性结构，可有效阻绝空气和水分的进入，对陶瓷壳体内部的压敏电阻6和滤波器3芯片形成了一个密闭的保护空间结构，从而提高了产品的可靠性，进一步增强了产品的竞争力。

Claims (9)

1.一种集成压敏电阻的滤波器，其包括陶瓷壳体，所述陶瓷壳体内封装有滤波器，其特征在于：所述陶瓷壳体中还封装有压敏电阻，所述压敏电阻与所述滤波器并联布置。

2.根据权利要求1所述的一种集成压敏电阻的滤波器，其特征在于，所述陶瓷壳体上设置有盖板，所述陶瓷壳体与所述盖板之间焊接连接，所述陶瓷壳体上还设置有上部焊盘，所述上部焊盘沿所述滤波器周边布置，所述滤波器上设置有芯片表面焊盘。

3.根据权利要求2所述的一种集成压敏电阻的滤波器，其特征在于，所述压敏电阻为由氧化锌颗粒和其他金属氧化物或聚合物间隔构成的陶瓷块，其他所述金属氧化物是Si、Co、Mn、Cr氧化物中的一种或几种。

4.根据权利要求1或3任一项所述的一种集成压敏电阻的滤波器，其特征在于，所述滤波器为石英滤波器、铌酸锂滤波器、碳酸锂滤波器、BAW晶体滤波器中的任意一种。

5.根据权利要求3所述的一种集成压敏电阻的滤波器，其特征在于，所述芯片表面焊盘包括芯片表面焊盘一、芯片表面焊盘二，所述芯片表面焊盘一通过金属层一与所述滤波器连接。

6.根据权利要求5所述的一种集成压敏电阻的滤波器，其特征在于，所述上部焊盘包括上部焊盘一至上部焊盘八，所述陶瓷壳体的底部设置有引脚，所述引脚包括引脚一至引脚八，所述芯片表面焊盘一通过引线与上部焊盘一连接，所述上部焊盘一通过镀金层与所述引脚一连接，所述引脚一作为所述滤波器的输入脚，所述压敏电阻的上表面通过所述引线与所述上部焊盘三连接，所述上部焊盘三通过所述镀金层连接所述引脚四，所述引脚四作为所述压敏电阻的输出接地脚，所述芯片表面焊盘二通过所述引线连接所述上部焊盘八，所述上部焊盘八通过所述镀金层连接所述引脚七，所述引脚七作为所述滤波器的输出脚。

7.根据权利要求6所述的一种集成压敏电阻的滤波器，其特征在于，所述引线为铝线。

8.根据权利要求1所述的一种集成压敏电阻的滤波器，其特征在于，所述陶瓷壳体内设置有通孔，所述通孔内涂装有金属层二。

9.根据权利要求1所述的一种集成压敏电阻的滤波器，其特征在于，所述陶瓷壳体的侧端面上设有凹槽，所述凹槽为圆弧形，所述凹槽内涂有镀金层。