CN209215901U - 伺服驱动器 - Google Patents

Abstract

本实用新型属于工业控制技术领域，具体涉及一种伺服驱动器。本实用新型的伺服驱动器,包含主设备和从设备，主设备的MOSI针脚与从设备的MOSI针脚进行连接，用于主设备发送数据，从设备接收数据，主设备的MISO的针脚与从设备的MISO针脚进行连接，用于从设备发送数据，主设备接收数据，主设备的SCK的针脚与从设备的SCK针脚进行连接，用于主设备向从设备发送时钟脉冲信号，从设备根据脉冲信号进行工作，主设备的CS的针脚与从设备的CS针脚进行连接，用于主设备对从设备进行片选。本实用新型的技术方案可节约主设备与从设备之间的管脚数量，同时可节省PCB的布局空间，降低硬件成本。

Description

伺服驱动器

技术领域

本实用新型属于工业控制技术领域，具体涉及一种伺服驱动器。

背景技术

伺服驱动器又称为伺服控制器，是用来控制伺服电机的一种控制器，其作用类似于变频器作用于普通交流马达，属于伺服系统的一部分，主要应用于高精度的定位系统。伺服驱动器一般是通过位置、速度和力矩三种方式对伺服电机进行控制，实现高精度的传动系统定位，目前是传动技术的高端产品。伺服驱动器已经成为了现代运动控制的重要组成部分，被广泛应用于工业机器人及数控加工中心等自动化设备中。

目前主流的伺服驱动器一般都有多个核心，其中控制核心通常采用数字信号处理器(DSP)，可以实现比较复杂的控制算法，实现数字化、网络化和智能化处理，其他的可编程器件作为辅助功能核心，控制核心与其他辅助功能核心之间需要通过通讯来传输数据，目前常用的通信方式为并行通讯，由于其通过同一时间内多个数据位并行传输的方式来传输数据，所以可以通过增加同一时间传输数据的的位数来提高传输传输带宽，但在伺服驱动器的设计中，当需要传输的数据位数不断增多时，就导致需要占用的芯片管脚不断增多，不仅PCB布局设计的复杂度增加而且也会导致成本的提高。

发明内容

本实用新型的目的之一在于克服以上缺点，提供一种可节约主从芯片的管脚占用，同时为PCB的布局节省空间的伺服驱动器。

为了解决上述技术问题，本实用新型提供了一种伺服驱动器，包含主设备和至少一个从设备，

所述主设备包括主移位寄存器、主接收缓冲模块、主发送缓冲模块、主处理器、及主控制寄存器：每个从设备包括从移位寄存器、从接收缓冲模块、从发送缓冲模块、从处理器、及从控制寄存器；

所述主设备的主移位寄存器，通过MOSI针脚与各从设备的从移位寄存器进行连接，用于向各从设备的从移位寄存器发送数据，同时通过MISO针脚与各从设备的从移位寄存器进行连接，用于接收各从设备的从移位寄存器发送的数据；

所述主设备的主接收缓冲模块，通过数据总线方式与主设备的主移位寄存器进行连接，同时通过数据总线方式与主设备的主处理器进行连接，用于保存接收的数据；

所述主设备的主发送缓冲模块，通过数据总线方式与主设备的主移位寄存器进行连接，同时通过数据总线方式与主设备的主处理器进行连接，用于保存待发送的数据；

所述主设备的主控制寄存器，通过CS针脚与各从设备的从控制寄存器进行连接，用于向各从设备发送片选信号；同时通过SCK针脚与各从设备的从控制寄存器进行连接，用于向各从设备发送时钟脉冲信号,控制各从设备进行工作；

所述主设备的主处理器，通过总线方式与主设备的主接收缓冲模块进行连接，并通过总线方式与主设备的主发送缓冲模块进行连接，用于将待发送数据写入主设备的主发送缓冲模块，并从主设备的主接收缓冲模块读取数据；

各从设备的从移位寄存器，通过MOSI针脚与主设备的主移位寄存器进行连接，用于接收主设备的主移位寄存器发送的数据，同时通过MISO针脚与主设备的主移位寄存器进行连接，用于向主设备的主移位寄存器发送数据；

各从设备的从接收缓冲模块，通过数据总线方式与本设备的从移位寄存器进行连接，同时通过数据总线方式与本设备的从处理器进行连接，用于保存接收的数据；

各从设备的从发送缓冲模块，通过数据总线方式与本设备的从移位寄存器进行连接，同时通过数据总线方式与本设备的从处理器进行连接，用于保存待发送的数据；

各从设备的从控制寄存器，通过CS针脚与主设备的主控制寄存器进行连接，用于接收主设备发送的片选信号；同时通过SCK针脚与主设备的主控制寄存器进行连接，用于接收主设备发送时钟脉冲信号，并根据脉冲信号进行工作；

各从设备的从处理器，通过总线方式与本设备的从接收缓冲模块进行连接，并通过总线方式与本设备的从发送缓冲模块进行连接，用于将待发送数据写入本设备的从发送缓冲模块，并从本设备的从接收缓冲模块读取数据。

进一步地，所述主设备为DSP，所述从设备为FPGA。

本实用新型技术方案的有益效果有:

主设备与从设备之间采用串行方式进行数据传输，只需要MOSI、MISO、SCK、CS四个针脚就可实现数据的输入输出，不仅可节约主设备与从设备之间的管脚数量，同时可为PCB的布局节省空间，降低硬件成本。同时，主设备与从设备之间可同时完成数据输入和数据输出，提高了传输效率，另外，通过SCK针脚主设备可以通过控制时钟脉冲对传输过程进行控制，使用场景更加灵活。

附图说明

图1是本实用新型的一种伺服驱动器结构图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

如图1，是本实用新型的一种伺服驱动器结构图,包含主设备和从设备，其中，主设备包括主移位寄存器、主接收缓冲模块、主发送缓冲模块、主处理器、及主控制寄存器；从设备包括从移位寄存器、从接收缓冲模块、从发送缓冲模块、从处理器、及从控制寄存器；

所述主设备的主移位寄存器，通过MOSI针脚与各从设备的从移位寄存器进行连接，用于向各从设备的从移位寄存器发送数据，同时通过MISO针脚与各从设备的从移位寄存器进行连接，用于接收各从设备的从移位寄存器发送的数据；

所述主设备的主接收缓冲模块，通过数据总线方式与主设备的主移位寄存器进行连接，同时通过数据总线方式与主设备的主处理器进行连接，用于保存接收的数据；

所述主设备的主发送缓冲模块，通过数据总线方式与主设备的主移位寄存器进行连接，同时通过数据总线方式与主设备的主处理器进行连接，用于保存待发送的数据；

所述主设备的主控制寄存器，通过CS针脚与各从设备的从控制寄存器进行连接，用于向各从设备发送片选信号；同时通过SCK针脚与各从设备的从控制寄存器进行连接，用于向各从设备发送时钟脉冲信号,控制各从设备进行工作；

所述主设备的主处理器，通过总线方式与主设备的主接收缓冲模块进行连接，并通过总线方式与主设备的主发送缓冲模块进行连接，用于将待发送数据写入主设备的主发送缓冲模块，并从主设备的主接收缓冲模块读取数据；

各从设备的从移位寄存器，通过MOSI针脚与主设备的主移位寄存器进行连接，用于接收主设备的主移位寄存器发送的数据，同时通过MISO针脚与主设备的主移位寄存器进行连接，用于向主设备的主移位寄存器发送数据；

各从设备的从接收缓冲模块，通过数据总线方式与本设备的从移位寄存器进行连接，同时通过数据总线方式与本设备的从处理器进行连接，用于保存接收的数据；

各从设备的从发送缓冲模块，通过数据总线方式与本设备的从移位寄存器进行连接，同时通过数据总线方式与本设备的从处理器进行连接，用于保存待发送的数据；

各从设备的从控制寄存器，通过CS针脚与主设备的主控制寄存器进行连接，用于接收主设备发送的片选信号；同时通过SCK针脚与主设备的主控制寄存器进行连接，用于接收主设备发送时钟脉冲信号，并根据脉冲信号进行工作；

各从设备的从处理器，通过总线方式与本设备的从接收缓冲模块进行连接，并通过总线方式与本设备的从发送缓冲模块进行连接，用于将待发送数据写入本设备的从发送缓冲模块，并从本设备的从接收缓冲模块读取数据。

在本实用新型的技术方案中，主设备与从设备之间通过MOSI、MISO、SCK、CS四个针脚进行连接，其中，MOSI(Master Out Slave In)针脚负责连接主设备的数据输出接口与从设备的数据输入接口，MISO(Master In Slave Out)针脚负责连接主设备的数据输入接口与从设备的数据输出接口，CS(Chip Select)针脚,用于在有多个从设备的情况下，主设备控制片选从设备使用,只有被选中的从设备才能够被主设备所访问；SCK(Serial Clock),主要的作用是主设备往从设备传输时钟脉冲信号,控制数据交换的时机以及速率。

由于主设备与从设备之间采用串行方式进行数据传输，所以只需要MOSI、MISO、SCK、CS四个针脚就可实现数据的输入输出，不仅可节约主设备与从设备之间的管脚数量，同时可为PCB的布局节省空间，降低硬件成本。

在一具体的实施例中，本实用新型所述的所述主设备为DSP，所述从设备为FPGA。所述DSP控制芯片，又称为数字信号处理器，是由大规模或超大规模集成电路芯片组成的用来完成某种数字信号处理任务的处理器，其能够适应高速实时信号处理任务的需要。所述FPGA，是一块逻辑门电路阵列，也称为可编程器件，通过改变其内部逻辑单元的连接，能够实现各种各样的组合数字电路，实现伺服驱动器的辅助功能。

在另一具体的实施例中，本实用新型所述的伺服驱动器包含多个的从设备。主设备的MOSI针脚分别与每个从设备的MOSI针脚进行连接，向所有从设备同步发送数据；同时主设备的MISO针脚分别与每个从设备的MISO针脚进行连接，用来接收每个从设备发送的数据；主设备的CS针脚与每个从设备的CS针脚进行连接，用来对从设备进行片选控制，只有被选中的从设备才能够被主设备所访问；另外，主设备还通过SCK针脚与每个从设备的SCK针脚进行连接,向从设备传输时钟脉冲信号,控制数据交换的时机以及速率。

上述具体实施方式只是对本实用新型的技术方案进行详细解释，本实用新型并不只仅仅局限于上述实施例，凡是依据本实用新型原理的任何改进或替换，均应在本实用新型的保护范围之内。

Claims (2)

1.一种伺服驱动器，其特征在于，包含主设备和至少一个从设备，

所述主设备包括主移位寄存器、主接收缓冲模块、主发送缓冲模块、主处理器、及主控制寄存器：每个从设备包括从移位寄存器、从接收缓冲模块、从发送缓冲模块、从处理器、及从控制寄存器；

所述主设备的主移位寄存器，通过MOSI针脚与各从设备的从移位寄存器进行连接，用于向各从设备的从移位寄存器发送数据，同时通过MISO针脚与各从设备的从移位寄存器进行连接，用于接收各从设备的从移位寄存器发送的数据；

所述主设备的主接收缓冲模块，通过数据总线方式与主设备的主移位寄存器进行连接，同时通过数据总线方式与主设备的主处理器进行连接，用于保存接收的数据；

所述主设备的主发送缓冲模块，通过数据总线方式与主设备的主移位寄存器进行连接，同时通过数据总线方式与主设备的主处理器进行连接，用于保存待发送的数据；

所述主设备的主控制寄存器，通过CS针脚与各从设备的从控制寄存器进行连接，用于向各从设备发送片选信号；同时通过SCK针脚与各从设备的从控制寄存器进行连接，用于向各从设备发送时钟脉冲信号,控制各从设备进行工作；

所述主设备的主处理器，通过总线方式与主设备的主接收缓冲模块进行连接，并通过总线方式与主设备的主发送缓冲模块进行连接，用于将待发送数据写入主设备的主发送缓冲模块，并从主设备的主接收缓冲模块读取数据；

各从设备的从移位寄存器，通过MOSI针脚与主设备的主移位寄存器进行连接，用于接收主设备的主移位寄存器发送的数据，同时通过MISO针脚与主设备的主移位寄存器进行连接，用于向主设备的主移位寄存器发送数据；

各从设备的从接收缓冲模块，通过数据总线方式与本设备的从移位寄存器进行连接，同时通过数据总线方式与本设备的从处理器进行连接，用于保存接收的数据；

各从设备的从发送缓冲模块，通过数据总线方式与本设备的从移位寄存器进行连接，同时通过数据总线方式与本设备的从处理器进行连接，用于保存待发送的数据；

各从设备的从控制寄存器，通过CS针脚与主设备的主控制寄存器进行连接，用于接收主设备发送的片选信号；同时通过SCK针脚与主设备的主控制寄存器进行连接，用于接收主设备发送时钟脉冲信号，并根据脉冲信号进行工作；

各从设备的从处理器，通过总线方式与本设备的从接收缓冲模块进行连接，并通过总线方式与本设备的从发送缓冲模块进行连接，用于将待发送数据写入本设备的从发送缓冲模块，并从本设备的从接收缓冲模块读取数据。

2.如权利要求1所述的伺服驱动器，其特征在于，所述主设备为DSP，所述从设备为FPGA。