CN209150109U - 一种可堆叠微电子封装结构 - Google Patents

一种可堆叠微电子封装结构 Download PDF

Info

Publication number
CN209150109U
CN209150109U CN201822131950.4U CN201822131950U CN209150109U CN 209150109 U CN209150109 U CN 209150109U CN 201822131950 U CN201822131950 U CN 201822131950U CN 209150109 U CN209150109 U CN 209150109U
Authority
CN
China
Prior art keywords
box body
chip
stackable
bottom end
package structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201822131950.4U
Other languages
English (en)
Inventor
程飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anqing Normal University
Original Assignee
Anqing Normal University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anqing Normal University filed Critical Anqing Normal University
Priority to CN201822131950.4U priority Critical patent/CN209150109U/zh
Application granted granted Critical
Publication of CN209150109U publication Critical patent/CN209150109U/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本实用新型属于电子封装领域,尤其是一种可堆叠微电子封装结构,针对现有的电子芯片的封装非常麻烦,特别是对于堆叠电子的封装,内部结构非常容易混乱的问题,现提出如下方案,其包括第一盒体和多个第二盒体,所述第一盒体和多个第二盒体的顶端均设有开口,第一盒体的顶端活动安装有多个叠加设置的第二盒体,所述第一盒体底端内壁上安装有第一芯片,第一盒体的底壁上嵌入有多个第一线路层,第一线路层位于第一芯片的外侧四周,第一线路层的底端均设有引脚,引脚延伸至第一盒体的下方,第二盒体的底端内壁上安装有第二芯片。本装置能够快速实现对堆叠电子的封装,封装时其内部导电线路非常清晰明确,相互不干扰,散热性好。

Description

一种可堆叠微电子封装结构
技术领域
本实用新型涉及电子封装技术领域,尤其涉及一种可堆叠微电子封装结构。
背景技术
随着电子产业的发达,现今的电子产品已趋向轻薄短小与功能多样化的方向设计,半导体封装技术也随之开发出不同的封装型态,现有的电子芯片的封装非常麻烦,特别是对于堆叠电子的封装,内部结构非常容易混乱,为此我们提出一种可堆叠微电子封装结构。
实用新型内容
本实用新型提出的一种可堆叠微电子封装结构,解决了现有的电子芯片的封装非常麻烦,特别是对于堆叠电子的封装,内部结构非常容易混乱的问题。
为了实现上述目的,本实用新型采用了如下技术方案:
一种可堆叠微电子封装结构,包括第一盒体和多个第二盒体,所述第一盒体和多个第二盒体的顶端均设有开口,第一盒体的顶端活动安装有多个叠加设置的第二盒体,所述第一盒体底端内壁上安装有第一芯片,第一盒体的底壁上嵌入有多个第一线路层,第一线路层位于第一芯片的外侧四周,第一线路层的底端均设有引脚,引脚延伸至第一盒体的下方,第二盒体的底端内壁上安装有第二芯片,第二盒体的底端侧壁上开有多个连接孔,所述第一芯片和第二芯片的顶端均设有与第一芯片和第二芯片电性连接的电极垫,电极垫的顶端连接有第二线路层,第二线路层的底端均通过导电棒连接有不同的第一线路层,且第二芯片上的导电棒穿过连接孔,位于最上方的第二盒体的顶端安装有顶盖,第一盒体和第二盒体的内部均填充有填充胶,所述第一芯片和第二芯片的外侧壁上均设有散热机构。
优选的,所述散热机构包括多个与第一芯片和第二芯片外侧壁接触的导热棒,第一盒体和第二盒体的外侧壁上均嵌入有导热板,导热棒的一端连接有导热板,导热板的外侧壁上设有多个散热片。
优选的,所述导热棒与第一芯片和第二芯片的连接处设有导热硅胶板,导热硅胶板的一端套接有导热棒。
优选的,所述第一盒体和第二盒体的顶端均开有环形的密封槽,第二盒体和顶盖的底端均设有密封块,密封块滑动连接在密封槽内。
优选的,所述密封块和密封槽的连接处填充有密封胶。
优选的,所述第二盒体的底端侧壁上开有多个导胶孔。
优选的,所述导电棒与第一线路层和第二线路层电性连接,第二线路层与电极垫电性连接。
优选的,所述顶盖的顶端设有散热鳍。
本实用新型的有益效果:
通过第一盒体、第一芯片、第一线路层、引脚、密封块、顶盖、导电棒、第二线路层、电极垫和第二盒体的设置,能够快速实现对堆叠电子的封装,封装时其内部导电线路非常清晰明确,相互不干扰;
通过第一盒体、第二盒体、导热板、散热片和导电棒的设置,能够实现对盒体内芯片的快速散热,在保持密封性的情况下,使得其具有良好的散热性能;
本装置能够快速实现对堆叠电子的封装,封装时其内部导电线路非常清晰明确,相互不干扰,散热性好。
附图说明
图1为本实用新型提出的一种可堆叠微电子封装结构的结构示意图。
图2为本实用新型提出的一种可堆叠微电子封装结构的第一盒体、第一芯片和第一线路层的结构示意图。
图3为本实用新型提出的一种可堆叠微电子封装结构的连接孔和第二盒体的结构示意图。
图中标号:1第一盒体、2第一芯片、3第一线路层、4引脚、5密封块、6导热板、7散热片、8导电棒、9顶盖、10导电棒、11第二线路层、12电极垫、13第二盒体、14第二芯片、15连接孔、16填充胶、17导胶孔、18密封槽、19第二盒体。
具体实施方式
下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本实用新型一部分实施例,而不是全部的实施例。
参照图1-3,一种可堆叠微电子封装结构,包括第一盒体1和多个第二盒体13,所述第一盒体1和多个第二盒体13的顶端均设有开口,第一盒体1的顶端活动安装有多个叠加设置的第二盒体13,所述第一盒体1底端内壁上安装有第一芯片2,第一盒体1的底壁上嵌入有多个第一线路层3,第一线路层3位于第一芯片2的外侧四周,第一线路层3的底端均设有引脚4,引脚4延伸至第一盒体1的下方,第二盒体13的底端内壁上安装有第二芯片14,第二盒体13的底端侧壁上开有多个连接孔15,所述第一芯片2和第二芯片14的顶端均设有与第一芯片2和第二芯片14电性连接的电极垫12,电极垫12的顶端连接有第二线路层11,第二线路层11的底端均通过导电棒10连接有不同的第一线路层3,且第二芯片14上的导电棒10穿过连接孔15,不同的导电棒10连接在不同的第一线路层3上,位于最上方的第二盒体13的顶端安装有顶盖9,第一盒体1和第二盒体13的内部均填充有填充胶16,所述第一芯片2和第二芯片14的外侧壁上均设有散热机构,是以图案化制程的电镀、沉积或蚀刻方式形成如铜材的第一线路层3和第二线路层11。
所述散热机构包括多个与第一芯片2和第二芯片14外侧壁接触的导热棒8,第一盒体1和第二盒体13的外侧壁上均嵌入有导热板6,导热棒8的一端连接有导热板6,导热板6的外侧壁上设有多个散热片7,导热棒8与第一芯片2和第二芯片14的连接处设有导热硅胶板,导热硅胶板的一端套接有导热棒8,第一盒体1和第二盒体13的顶端均开有环形的密封槽18,第二盒体13和顶盖9的底端均设有密封块5,密封块5滑动连接在密封槽18内,密封块5和密封槽18的连接处填充有密封胶,第二盒体13的底端侧壁上开有多个导胶孔17,导电棒10与第一线路层3和第二线路层11电性连接,第二线路层11与电极垫12电性连接,顶盖9的顶端设有散热鳍。
在本实用新型的描述中,需要理解的是,术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、 “右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“ 顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本实用新型和简化描述,而不是指示或暗示所指的设备或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本实用新型的限制。
此外,术语“第一”、 “第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本实用新型的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
实施例:在进行封装时,先将第一芯片2和第二芯片14分别粘连在第一盒体1和第二盒体13内,然后在其电性连接的电极垫12的顶端分别电性连接有第二线路层11和导电棒10,不同的导电棒10穿过不同的连接孔15连接在不同的第一线路层3上,导电棒10与第一线路层3采用金属接触导电或焊接导电,在安装时,位于最下方的第二盒体13安装在第一盒体1上,密封块5滑动连接在密封槽18内,然后对其进行浇筑填充胶,在浇筑时不断振动,促进填充胶的均匀填充,最后安装顶盖,在制作完成后,不同的引脚4与不同的芯片进行电性连接,芯片上的热量通过导热硅胶传递给导热棒8,然后传递给导热板6,最后传递至散热片7进行散热,本装置能够快速实现对堆叠电子的封装,封装时其内部导电线路非常清晰明确,相互不干扰,散热性好。
以上所述,仅为本实用新型较佳的具体实施方式,但本实用新型的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内,根据本实用新型的技术方案及其实用新型构思加以等同替换或改变,都应涵盖在本实用新型的保护范围之内。

Claims (8)

1.一种可堆叠微电子封装结构,包括第一盒体(1)和多个第二盒体(13),其特征在于,所述第一盒体(1)和多个第二盒体(13)的顶端均设有开口,第一盒体(1)的顶端活动安装有多个叠加设置的第二盒体(13),所述第一盒体(1)底端内壁上安装有第一芯片(2),第一盒体(1)的底壁上嵌入有多个第一线路层(3),第一线路层(3)位于第一芯片(2)的外侧四周,第一线路层(3)的底端均设有引脚(4),引脚(4)延伸至第一盒体(1)的下方,第二盒体(13)的底端内壁上安装有第二芯片(14),第二盒体(13)的底端侧壁上开有多个连接孔(15),所述第一芯片(2)和第二芯片(14)的顶端均设有与第一芯片(2)和第二芯片(14)电性连接的电极垫(12),电极垫(12)的顶端连接有第二线路层(11),第二线路层(11)的底端均通过导电棒(10)连接有不同的第一线路层(3),且第二芯片(14)上的导电棒(10)穿过连接孔(15),位于最上方的第二盒体(13)的顶端安装有顶盖(9),第一盒体(1)和第二盒体(13)的内部均填充有填充胶(16),所述第一芯片(2)和第二芯片(14)的外侧壁上均设有散热机构。
2.根据权利要求1所述的一种可堆叠微电子封装结构,其特征在于,所述散热机构包括多个与第一芯片(2)和第二芯片(14)外侧壁接触的导热棒(8),第一盒体(1)和第二盒体(13)的外侧壁上均嵌入有导热板(6),导热棒(8)的一端连接有导热板(6),导热板(6)的外侧壁上设有多个散热片(7)。
3.根据权利要求2所述的一种可堆叠微电子封装结构,其特征在于,所述导热棒(8)与第一芯片(2)和第二芯片(14)的连接处设有导热硅胶板,导热硅胶板的一端套接有导热棒(8)。
4.根据权利要求1所述的一种可堆叠微电子封装结构,其特征在于,所述第一盒体(1)和第二盒体(13)的顶端均开有环形的密封槽(18),第二盒体(13)和顶盖(9)的底端均设有密封块(5),密封块(5)滑动连接在密封槽(18)内。
5.根据权利要求4所述的一种可堆叠微电子封装结构,其特征在于,所述密封块(5)和密封槽(18)的连接处填充有密封胶。
6.根据权利要求1所述的一种可堆叠微电子封装结构,其特征在于,所述第二盒体(13)的底端侧壁上开有多个导胶孔(17)。
7.根据权利要求1所述的一种可堆叠微电子封装结构,其特征在于,所述导电棒(10)与第一线路层(3)和第二线路层(11)电性连接,第二线路层(11)与电极垫(12)电性连接。
8.根据权利要求1所述的一种可堆叠微电子封装结构,其特征在于,所述顶盖(9)的顶端设有散热鳍。
CN201822131950.4U 2018-12-19 2018-12-19 一种可堆叠微电子封装结构 Expired - Fee Related CN209150109U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201822131950.4U CN209150109U (zh) 2018-12-19 2018-12-19 一种可堆叠微电子封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201822131950.4U CN209150109U (zh) 2018-12-19 2018-12-19 一种可堆叠微电子封装结构

Publications (1)

Publication Number Publication Date
CN209150109U true CN209150109U (zh) 2019-07-23

Family

ID=67290451

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201822131950.4U Expired - Fee Related CN209150109U (zh) 2018-12-19 2018-12-19 一种可堆叠微电子封装结构

Country Status (1)

Country Link
CN (1) CN209150109U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111987087A (zh) * 2019-12-31 2020-11-24 江林伟 一种可堆叠微电子封装控制方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111987087A (zh) * 2019-12-31 2020-11-24 江林伟 一种可堆叠微电子封装控制方法
CN111987087B (zh) * 2019-12-31 2022-06-03 深圳宝汇芯电子有限公司 一种可堆叠微电子封装控制方法

Similar Documents

Publication Publication Date Title
CN105990265B (zh) 功率转换电路的封装模块及其制造方法
CN105914185B (zh) 一种碳化硅功率器件的封装结构及封装方法
US20150325559A1 (en) Embedded package and method thereof
CN102610583B (zh) 封装载板及其制作方法
CN105244347B (zh) 一种嵌入式封装及封装方法
CN104051363B (zh) 芯片封装和用于制造该芯片封装的方法
US20170345735A1 (en) Plug-in type power module and subsystem thereof
CN104458101A (zh) 侧通气压力传感器装置
CN206864452U (zh) 一种低寄生电感功率模块及双面散热低寄生电感功率模块
CN207165544U (zh) 一种设有双面散热装置的功率模块
CN209150109U (zh) 一种可堆叠微电子封装结构
CN106558563A (zh) 功率模块和具有其的车辆
CN106098919B (zh) 一种高导热高绝缘的led光引擎封装结构及制备方法
CN116314050B (zh) 一种多芯片封装模块及方法
CN205944072U (zh) 半导体功率器件封装结构
CN208478333U (zh) 一种多芯片车载音频功放集成电路封装结构
CN207149548U (zh) 一种封装基板的散热结构
CN201204202Y (zh) 一种芯片封装结构
CN206834172U (zh) 一种sot26高密度框架
CN206595249U (zh) 承载大电流的sop器件封装结构
CN103413802B (zh) 一种大功耗芯片封装结构
CN109065511A (zh) 一种带有散热结构的半导体封装件及散热方法
CN205900594U (zh) 一种高导热高绝缘的led光引擎封装结构
CN208923107U (zh) Dfn集成电路封装器件
WO2013181768A1 (zh) 具有线路布局的预注成形模穴式立体封装模块

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190723

Termination date: 20191219