CN209028499U - 一种传感集成电路的电源管理系统 - Google Patents

Abstract

本实用新型涉及一种传感集成电路的电源管理系统，包括：1）电源VDDIO，由芯片的VDDIO外接引脚接入，所述VDDIO外接引脚连接所述稳压器A、稳压器L、稳压器M以及IO检测电路、上电复位电路和易失性存储器V的供电输入端；2）电源VDDA，由所述稳压器A产生，所述稳压器A的供电输出端连接所述模拟功能电路的供电输入端；3）电源VDDL，由所述稳压器L产生，所述稳压器L的供电输出端连接所述数字状态机和易失性存储器L的供电输入端；4）电源VDDM，由所述稳压器M产生，所述稳压器M的供电输出端连接所述非易失性存储器M的供电输入端。本实用新型对芯片功能电路进行多电源域供电，为降低能耗和更好地发挥芯片性能提供了相应的硬件基础。

Description

一种传感集成电路的电源管理系统

技术领域

本实用新型涉及一种传感集成电路，特别是一种传感集成电路的电源管理系统。

背景技术

现有传感芯片以单电源域供电，通过敏感材料把物理信号转换为电信号，然后经过模拟电路放大输出。随着物联网应用的发展，新型传感芯片更多地集成了数字存储、信号处理、校准修调、通信等功能，现有单电源域供电方式无法满足芯片发展的需要，导致不必要的能耗并影响芯片性能的充分发挥。

实用新型内容

为解决上述技术问题，本实用新型提供了一种传感集成电路的电源管理系统，该系统对芯片功能电路进行多电源域供电，为降低能耗和更好地发挥芯片性能提供了相应的硬件基础。

本实用新型的技术方案是：一种传感集成电路的电源管理系统，包括：

电源VDDIO，由芯片的VDDIO外接引脚接入，用于向稳压器A、稳压器L、稳压器M、IO检测电路、上电复位电路和易失性存储器V供电，所述VDDIO外接引脚连接所述稳压器A、稳压器L、稳压器M以及IO检测电路、上电复位电路和易失性存储器V的供电输入端；

电源VDDA，由所述稳压器A产生，用于向模拟功能电路供电，所述稳压器A的供电输出端连接所述模拟功能电路的供电输入端；

电源VDDL，由所述稳压器L产生，用于向数字状态机和易失性存储器L供电，所述稳压器L的供电输出端连接所述数字状态机和易失性存储器L的供电输入端；

电源VDDM，由所述稳压器M产生，用于向非易失性存储器M供电，所述稳压器M的供电输出端连接所述非易失性存储器M的供电输入端。

本实用新型的有益效果是：由于在系统中设置了四个电源域，并分别通过相应的供电电路连接向芯片中各自对应的电路供电，可以根据相关各电路的需要进行供电，由此为优化的电源管理提供了相关硬件基础，有利于避免现有单电源域供电无法适应不同电路供电要求的缺陷，有利于实现优化的供电管理，在充分发挥芯片能力的同时降低能耗。

附图说明

图1是本实用新型的构造示意图（系统框图），其中实线表示供电连接，虚线表示信号连接，各电路部分集成于同一个芯片；

图2是本实用新型涉及的稳压器构造示意图，适应于稳压器A、稳压器L和稳压器M；

图3是本实用新型涉及的上电复位电路；

图4本实用新型涉及的芯片多电源域系统的说明图；

图5是本和实用新型涉及的芯片多电源域工作状态列表；

图6是本实用新型涉及的芯片工作模式转换图；

图7是本实用新型涉及的稳压器A的控制时序图；

图8是本实用新型涉及的稳压器L的控制时序图；

图9是本实用新型涉及的稳压器M的控制时序图；

图10是本实用新型涉及的芯片从单总线工作模式到睡眠模式的时序图；

图11是本实用新型涉及的芯片从睡眠模式到单总线工作模式的唤醒时序图；

图12 本实用新型涉及的单总线指令与电源控制信号关系图。

具体实施方式

下面结合附图对本实用新型做进一步说明。

参见图1，本实用新型涉及的传感集成电路（芯片）包括IO检测电路、上电复位电路、易失性存储器V、模拟功能电路、数字状态机、易失性存储器L和非易失性存储器M，芯片设有用于接入外部电源的VDDIO外接引脚和用于传送的IO单总线引脚，其四个电源电路包括用于接入外部电源的VDDIO外接引脚、稳压器A、稳压器L和稳压器M，可以将这些电源电路的供电输出视为电源VDDIO、电源VDDA、电源VDDL和电源VDDM，其中：

电源VDDIO，由芯片的VDDIO外接引脚接入，用于向稳压器A、稳压器L、稳压器M、IO检测电路、上电复位电路和易失性存储器V供电，所述VDDIO外接引脚连接所述稳压器A、稳压器L、稳压器M以及IO检测电路、上电复位电路和易失性存储器V的供电输入端；

电源VDDA，由所述稳压器A产生，用于向模拟功能电路供电，所述稳压器A的供电输出端连接所述模拟功能电路的供电输入端；

电源VDDL，由所述稳压器L产生，用于向数字状态机和易失性存储器L供电，所述稳压器L的供电输出端连接所述数字状态机和易失性存储器L的供电输入端；

电源VDDM，由所述稳压器M产生，用于向非易失性存储器M供电，所述稳压器M的供电输出端连接所述非易失性存储器M的供电输入端。

为便于对本实用新型的理解，下面结合本实用新型的硬件架构，对本实用新型适应的一种控制和工作方式进行具体说明。

系统包括VDDIO、VDDA、VDDL、VDDM四个独立的电源域，其中电源VDDIO由芯片的VDDIO外接引脚直接提供，作为供电输入提供给稳压器A、稳压器L、稳压器M，可以为芯片中的功能电路单独提供电源电压，可以独立开关。此外，IO检测电路、上电复位电路、易失性存储器V等模块也由VDDIO提供电压，属于芯片系统的常开(always-on)监控电路，用于监测单总线上的控制指令。

电源VDDA由稳压器A产生，可以单独打开或者关断，给模拟功能电路模块供电。

电源VDDL由稳压器L产生，可以单独打开或者关断，给数字状态机、易失性存储器L供电。

电源VDDM由稳压器M产生，可以单独打开或者关断，给非易失性存储器M供电。

稳压器A、稳压器L和稳压器M均为电压稳压器（regulator），这是一种能自动调整输出电压的供电电路，其作用是将波动较大和不合电路要求的电源电压稳定在它的设定值范围内，使各种电路能在额定工作电压下正常工作。

芯片的IO单总线引脚用于信号传输，与IO检测电路和数字状态机通信，将外部控制信号接入IO检测电路和数字状态机，IO检测电路产生的WAKEUP信号接入上电复位电路，上电复位电路产生的PD_L复位信号和RESET信号接入数字状态机，数字状态机产生的PD_A信号、PD_L信号和PD_M信号分别接入稳压器A、稳压器L和稳压器M，用于这些稳压器的控制。

PD_A信号为稳压器A的开关信号，PD_L信号为稳压器L的开关信号，PD_M信号为稳压器M的开关信号，WAKEUP信号用来表示芯片是否接收到唤醒指令，RESET信号用来表示数字状态机的电源VDDL是否稳定，当RESET信号为高时，表示系统处于复位状态，当RESET信号为低时，系统状态机开始初始化器件。

芯片的模拟功能电路可以包括环境物理量感知测量电路、信号放大器、模拟滤波器、模拟到数字转换器(ADC)等子模块，可以采用现有技术根据实际需要或功能要求设计，用于获得和采集相关传感信号。根据单总线复位逻辑的定义，IO检测电路监测总线上电平为低的持续时间，以判断芯片是否接收到单总线上位主机的唤醒指令。上电复位电路的作用是保证在施加电源后，数字状态机初始化至已知状态。其原理是产生一个内部复位脉冲以避免“竞争”现象，并使器件保持静态，直至电源电压达到一个能保证正常工作的阈值，之后上电复位电路就会释放内部复位信号，状态机开始初始化器件。

存储器V工作在VDDIO电源域，其存储的数据只有在外接电源VDDIO接入的情况下（芯片工作模式下）可以得到保存，故称为易失性存储，其作用是使芯片在睡眠模式下仍然可以保存住在进入睡眠模式前所存储的信息。存储器L工作在VDDL电源域，其存储的数据只有在稳压器L开启的状态下可以得到保存，用于存储数字处理的一些临时数据。非易失性存储器M工作在VDDM电源域，其存储的数据在任何模式下都可以得到保存，其作用是使芯片在关机模式下仍然可以保存住所存储的信息，如传感器的ID号、校准信息等。

图2是本实用新型涉及的稳压器的一种实现电路，包括参考电压发生器、运算放大器、场效应管MP1、分压电阻R1和R2、负载电容CL，基本原理是通过使用金属氧化物场效应管（MOSFET）MP1，从应用的输入电压VDDIO中减去超额的电压，产生经过环路调节的输出电压VDD。MP2为稳压器的开关场效应管，PD信号经过一个反向器输出PU信号。当PD信号为高时，PU信号为低，MP2导通，MP1关闭，从而稳压器关闭；当PD信号为低时，PU信号为高，MP2关闭，MP1导通，从而稳压器开启。这里VDD指代VDDA或VDDL或VDDM，PD指代PD_A或PD_L或PD_M。

图3是本实用新型涉及的上电复位电路的一种实施例，VDDIO和VDDL分别通过电阻分压得到VT1和VT2，然后进入比较器。当VT1>VT2时输出RESET为高，系统处于复位状态；当VT1<VT2时输出RESET为低，系统状态机开始初始化器件。

图4为芯片多电源域系统说明，芯片内部包含4个不同的电源域，分别是VDDIO、VDDA、VDDL、VDDM，其中VDDIO电源域又分为常开部分和开关控制部分，不同的功能模块分别在相应的电压域中。

图5为各个电源域内模块在不同模式下的状态，包括五种模式：单总线工作模式、非易失性存储器读写模式、模拟功能电路工作模式、睡眠模式、关机模式，其中前四种模式为芯片工作模式，对应于芯片不同的工作状态。

图6显示了芯片在四种工作模式之间的转换关系及条件。在芯片处于单总线工作模式下，当数字状态机发出PD_A信号为低时，稳压器A开启，芯片进入模拟功能电路工作模式；在芯片处于模拟功能电路工作模式下，当数字状态机发出PD_A信号为高时，稳压器A关闭，芯片回到单总线工作模式。在芯片处于单总线工作模式下，当数字状态机发出PD_M信号为低时，稳压器M开启，芯片进入非易失性存储器读写模式；在芯片处于非易失性存储器读写模式下，当数字状态机发出PD_M信号为高时，稳压器M关闭，芯片回到单总线工作模式。

在单总线通信系统中，指令由上位主机负责发出，由于上拉电阻的存在，当主机无指令时总线电平为高。通信启动时总线电平由高变低，持续超过时间阈值T并且再由低变高后，即认为主机发出的是唤醒指令。在芯片处于睡眠模式时，当IO检测电路判断出IO引脚接收到了唤醒指令后，IO检测电路发出WAKEUP信号的高脉冲并送给上电复位电路，随后PD_L信号被上电复位电路复位为低，从而开启稳压器L，随后RESET信号由高变低，芯片进入单总线工作模式。在芯片处于单总线工作模式时，当数字状态机发出PD_L信号为高时，稳压器L关闭，随后RESET信号由低变高，芯片进入睡眠模式。

图7-9分别显示了稳压器A、稳压器L和稳压器M的控制信号时序图。当PD_A、PD_L或PD_M信号由低变高后，VDDA、VDDL或VDDM经过tpd延时完成电压关闭过程；当PD_A、PD_L或PD_M信号由高变低后，VDDA、VDDL或VDDM从0均经过tpu延时完成电压建立过程。

图10为芯片从单总线工作模式进入睡眠模式的时序，当数字状态机发出的PD_L信号变高后，稳压器L开始关闭，VDDL经过tpd后变为0，其间RESET信号由低变高，芯片进入睡眠模式。由于稳压器L被关闭，即VDDL变为0，此时芯片中除了IO 检测电路、上电复位电路、存储器V仍处于待机监控状态以外，其他模块均处于关闭状态，此时系统功耗极低，睡眠模式也可以称为低功耗模式。

图11为芯片从睡眠模式到单总线工作模式的唤醒时序。IO检测电路负责监测IO信号的状态，当检测到IO总线为低的时间超过时间阈值T且总线由低变高后，会发出WAKEUP信号宽度为tw的高脉冲，随后PD_L信号被复位为低，稳压器L开始启动，VDDL在经过tpu后完成建立过程，期间RESET信号由高变低，数字状态机进入正常工作状态，完成了从睡眠模式到单总线工作模式的转换。

图12给出了不同单总线指令所包含的功耗管理控制信号。根据单总线协议规定，在芯片被唤醒后，即在单总线工作模式下，数字状态机等待响应主机发到总线上的指令。单总线通信协议指令分为两大类，分别是ID指令集和功能指令集。总线上的每个传感器芯片都存有唯一的ID序列号，通过ID指令来控制寻址到某一颗芯片。在ID指令集完成芯片的选择逻辑后，通过功能指令实现相应芯片的操作。

ID指令集包括：

（1）Search ID：先后搜索到总线上所有芯片的ID序列号。本指令结束后，等待主机发出功能指令，PD_L保持为低；

（2）Read ID：当总线上只有单颗芯片时，读取芯片的ID序列。本指令结束后，等待主机发出功能指令，PD_L保持为低；

（3）Match ID：匹配指定芯片的ID序列。本指令结束后，等待主机发出功能指令，PD_L保持为低；

（4）Alarm Search：搜索总线上测量超过报警阈值的芯片。本指令结束后，等待主机发出功能指令，PD_L保持为低；

（5）Skip ID：省略与ID相关的各种操作，使总线上的所有芯片可以同时响应功能指令。本指令结束后，等待主机发出功能指令，PD_L保持为低。

功能指令集包括：

（1）Read Scratchpad：读取存储器V中的数据。本指令结束后，PD_L变高，芯片进入睡眠模式；

（2）Write Scratchpad：写入数据到存储器V。本指令结束后，PD_L变高，芯片进入睡眠模式；

（3）Do Measurement：对传感物理量进行测量。芯片在接到本指令后，PD_A变低，芯片进入模拟功能电路工作模式；本指令结束后，PD_A变高，随后PD_L变高，芯片进入睡眠模式；

（4）Copy Scratchpad：拷贝存储器V的数据到非易失性存储器M。芯片在接到本指令后，PD_M变低，芯片进入非易失性存储器读写模式；本指令结束后，PD_M变高，随后PD_L变高，芯片进入睡眠模式；

（5）Recall Nonvolatile Memory：读取非易失性存储器M中的数据，并拷贝到存储器V中。芯片在接到本指令后，PD_M变低，芯片进入非易失性存储器读写模式；本指令结束后，PD_M变高，随后PD_L变高，芯片进入睡眠模式。

本实用新型的硬件架构和应用方式具有如下特点：

（1）芯片的多电压域架构设计，由外部单电源产生内部多电源域给不同的模拟、数字、存储功能模块独立供电；

（2）通过单总线通信协议的信令实现芯片在不同功耗管理工作模式下的状态转换。通过对单总线通信协议规定的数字IO端口的时序逻辑和电平的检测，将芯片从睡眠模式中唤醒的信号控制，其中包括：

（a）对唤醒信号条件的判断;

（b）唤醒过程的具体实现。

（3）为实现该电源管理机制的稳压电路、上电复位电路的实现。

本实用新型系统中的各电路集成于同一个集成电路芯片，各电路间的供电连接和信号连接均可以采用现有集成电路技术实现。

本实用新型涉及的各电源电路和功能电路可以采用本实用新型附图所示实施方式，也可以采用能够实现相应功能的任意适宜的现有技术。

Claims (1)

1.一种传感集成电路的电源管理系统，其特征在于包括：

电源VDDIO，由芯片的VDDIO外接引脚接入，用于向稳压器A、稳压器L、稳压器M、IO检测电路、上电复位电路和易失性存储器V供电，所述VDDIO外接引脚连接所述稳压器A、稳压器L、稳压器M以及IO检测电路、上电复位电路和易失性存储器V的供电输入端；

电源VDDA，由所述稳压器A产生，用于向模拟功能电路供电，所述稳压器A的供电输出端连接所述模拟功能电路的供电输入端；

电源VDDL，由所述稳压器L产生，用于向数字状态机和易失性存储器L供电，所述稳压器L的供电输出端连接所述数字状态机和易失性存储器L的供电输入端；

电源VDDM，由所述稳压器M产生，用于向非易失性存储器M供电，所述稳压器M的供电输出端连接所述非易失性存储器M的供电输入端。