CN208767290U - 一种集成电路封装结构 - Google Patents

一种集成电路封装结构 Download PDF

Info

Publication number
CN208767290U
CN208767290U CN201821591367.5U CN201821591367U CN208767290U CN 208767290 U CN208767290 U CN 208767290U CN 201821591367 U CN201821591367 U CN 201821591367U CN 208767290 U CN208767290 U CN 208767290U
Authority
CN
China
Prior art keywords
chip
pin
lead frame
weld part
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201821591367.5U
Other languages
English (en)
Inventor
粟繁忠
陈洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Chuanrui Microelectronic Technology Co Ltd
Original Assignee
Shenzhen Chuanrui Microelectronic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Chuanrui Microelectronic Technology Co Ltd filed Critical Shenzhen Chuanrui Microelectronic Technology Co Ltd
Priority to CN201821591367.5U priority Critical patent/CN208767290U/zh
Application granted granted Critical
Publication of CN208767290U publication Critical patent/CN208767290U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本实用新型提出了一种集成电路封装结构，所述的集成电路由引脚、引线框架、封装树脂、铜线、芯片、银胶层、芯片焊点、金属化焊盘组成，所述的封装树脂为矩形结构且内部设有芯片，所述的封装树脂和芯片通过银胶层固定连接，所述的封装树脂上设有引线框架，所述的封装树脂和引线框架胶连接，所述的引线框架和芯片通过铜线相连接，所述的引线框架上设有引脚，所述的引线框架和引脚连接，所述的芯片上设有金属化焊盘，所述的芯片和金属化焊盘相焊接，所述的金属化焊盘上设有芯片焊点，所述的铜线与芯片通过芯片焊点和金属化焊盘电连接，所述的引脚焊接部边缘部分设置为圆倒角体。与现有技术相比，本实用新型具有良好的保护作用和安全性。

Description

一种集成电路封装结构
技术领域
本实用新型涉及集成电路技术领域，尤其涉及一种集成电路封装结构。
背景技术
集成电路芯片是包括一硅基板、至少一电路、一固定封环、一接地环及至少一防护环的电子元件。电路形成于硅基板上，电路具有至少一输出/输入垫。固定封环形成于硅基板上，并围绕电路及输出/输入垫。接地环形成于硅基板及输出/输入垫之间，并与固定封环电连接。防护环设置于硅基板之上，并围绕输出/输入垫，用以与固定封环电连接。
现有的集成电路集成度越来越高，对应的输出和输入中设置的引脚多而密，但是现有的引脚边沿多为规则的矩形体，由于是具有一定强度结构金属部件，棱角分明，常常在与外部接触过程中存在划伤物体或者使用者的风险。
实用新型内容
有鉴于此，本实用新型提出了一种集成电路封装结构，用于克服以上问题。
本实用新型的技术方案是这样实现的：本实用新型提供了一种集成电路封装结构，所述的集成电路由引脚、引线框架、封装树脂、铜线、芯片、银胶层、芯片焊点、金属化焊盘组成，所述的封装树脂为矩形结构且内部设有芯片，所述的封装树脂和芯片通过银胶层固定连接，所述的封装树脂上设有引线框架，所述的封装树脂和引线框架胶连接，所述的引线框架和芯片通过铜线相连接，所述的引线框架上设有引脚，所述的引线框架和引脚连接，所述的芯片上设有金属化焊盘，所述的芯片和金属化焊盘相焊接，所述的金属化焊盘上设有芯片焊点，所述的铜线与芯片通过芯片焊点和金属化焊盘电连接，所述的引脚焊接部设置有第一焊接部和第二焊接部，所述的第一焊接部连接于第二焊接部，所述的第一焊接部为矩形体，所述第二焊接部的边缘部分设置为圆倒角体。
在以上技术方案的基础上，优选的，所述设置有第二焊接部的引脚，安装于侧边沿的首尾各一个。
在以上技术方案的基础上，优选的，所述设置有第二焊接部的引脚，安装于侧边沿每一个引脚。
在以上技术方案的基础上，优选的，所述第二焊接部的边缘部分设置为圆倒角体为圆形或者椭圆形。
本实用新型的一种集成电路封装结构相对于现有技术具有以下有益效果：第二焊接部的边缘部分设置为圆倒角体有效客服集成电路在运输、使用过程中划伤包装或者划伤使用者，在与物体接触过程中具有一定的缓冲性，并且有效保护引脚自身受外力作用不被损坏，提高集成电路的安全型。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中集成电路的结构图。
图2为现有技术中集成电路的剖面图。
图3为现有技术中集成电路的引脚放大图。
图4为本实用新型中集成电路的引脚结构图。
具体实施方式
下面将结合本实用新型实施方式中的附图，对本实用新型实施方式中的技术方案进行清楚、完整地描述，显然，所描述的实施方式仅仅是本实用新型一部分实施方式，而不是全部的实施方式。基于本实用新型中的实施方式，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施方式，都属于本实用新型保护的范围。
如图1～3所示，所述的集成电路封装结构由引脚1、引线框架2、封装树脂3、铜线4、芯片5、银胶层6、芯片焊点7、金属化焊盘8组成，所述的封装树脂3为矩形结构且内部设有芯片5，所述的封装树脂3和芯片5通过银胶层6固定连接，所述的封装树脂3上设有引线框架2，所述的封装树脂3和引线框架2胶连接，所述的引线框架2和芯片5通过铜线4 相连接，所述的引线框架2上设有引脚1，所述的引线框架2和引脚1连接，所述的芯片5 上设有金属化焊盘8，所述的芯片5和金属化焊盘8相焊接，所述的金属化焊盘8上设有芯片焊点7，所述的铜线4与芯片5通过芯片焊点7和金属化焊盘8电连接，所述的封装树脂3 可以与PCB板中的定位装置通过引脚1过盈配合，所述的封装树脂3和芯片5通过银胶层6 胶连接，所述的引线框架2和芯片5通过铜线4电连接，所述的引线框架2和引脚1为一体化结构，所述的PCB板中的定位装置采用金属材质制作，导电性能好。
如图4所示，本实用新型集成电路封装结构的引脚1进行改进设计，其中引脚1采用材质为金属铝或者金属镍，所述的引脚1焊接部设置有第一焊接部11和第二焊接部12，所述的第一焊接部11连接于第二焊接部12，所述的第一焊接部11为矩形体，所述第二焊接部12的边缘部分设置为圆倒角体；在集成电路的边沿设置有第二焊接部12的引脚，其中第二焊接部12的圆倒角体为圆形或者椭圆形。安装于侧边沿的首尾各一个，用于保护引脚自身划伤或者损坏。
作为本实用新型集成电路封装结构的引脚1进行另一改进设计，其中引脚1采用材质为金属铝或者金属镍，所述的引脚1焊接部设置有第一焊接部11和第二焊接部12，所述的第一焊接部11连接于第二焊接部12，所述的第一焊接部11为矩形体，所述第二焊接部12的边缘部分设置为圆倒角体；在集成电路的边沿设置有第二焊接部12的引脚，其中第二焊接部 12的圆倒角体为圆形或者椭圆形。安装于侧边沿每一个引脚上，用于保护引脚自身划伤或者损坏。
以上所述仅为本实用新型的较佳实施方式而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (4)

1.一种集成电路封装结构，所述的集成电路由引脚、引线框架、封装树脂、铜线、芯片、银胶层、芯片焊点、金属化焊盘组成，所述的封装树脂为矩形结构且内部设有芯片，所述的封装树脂和芯片通过银胶层固定连接，所述的封装树脂上设有引线框架，所述的封装树脂和引线框架胶连接，所述的引线框架和芯片通过铜线相连接，所述的引线框架上设有引脚，所述的引线框架和引脚连接，所述的芯片上设有金属化焊盘，所述的芯片和金属化焊盘相焊接，所述的金属化焊盘上设有芯片焊点，所述的铜线与芯片通过芯片焊点和金属化焊盘电连接，其特征在于：所述的引脚焊接部设置有第一焊接部和第二焊接部，所述的第一焊接部连接于第二焊接部，所述的第一焊接部为矩形体，所述第二焊接部的边缘部分设置为圆倒角体。
2.根据权利要求1所述的一种集成电路封装结构，其特征在于：所述设置有第二焊接部的引脚，安装于侧边沿的首尾各一个。
3.根据权利要求1所述的一种集成电路封装结构，其特征在于：所述设置有第二焊接部的引脚，安装于侧边沿每一个引脚。
4.根据权利要求1所述的一种集成电路封装结构，其特征在于：所述第二焊接部的边缘部分设置为圆倒角体为圆形或者椭圆形。
CN201821591367.5U 2018-09-28 2018-09-28 一种集成电路封装结构 Active CN208767290U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201821591367.5U CN208767290U (zh) 2018-09-28 2018-09-28 一种集成电路封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201821591367.5U CN208767290U (zh) 2018-09-28 2018-09-28 一种集成电路封装结构

Publications (1)

Publication Number Publication Date
CN208767290U true CN208767290U (zh) 2019-04-19

Family

ID=66136347

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201821591367.5U Active CN208767290U (zh) 2018-09-28 2018-09-28 一种集成电路封装结构

Country Status (1)

Country Link
CN (1) CN208767290U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109661105A (zh) * 2019-01-26 2019-04-19 上海乐野网络科技有限公司 一种十字花焊盘与铜皮连接结构及连接方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109661105A (zh) * 2019-01-26 2019-04-19 上海乐野网络科技有限公司 一种十字花焊盘与铜皮连接结构及连接方法

Similar Documents

Publication Publication Date Title
US9153855B2 (en) Antenna, antenna unit, and communication device using them
CN103943610B (zh) 一种电子元件封装结构及电子设备
US9554453B2 (en) Printed circuit board structure with heat dissipation function
EP2584605A2 (en) Packaging structure and method and electronic device
US9286951B2 (en) Memory card and SD card
US10128039B2 (en) Coil component
CN106470527B (zh) 用于形成增强型指纹辨识模块的印刷电路板结构
CN208767290U (zh) 一种集成电路封装结构
TWI608585B (zh) 半導體封裝件及其製造方法
CN204375722U (zh) 一种半导体封装结构
CN203232451U (zh) 一种全卡支付智能卡
US20200167626A1 (en) Smart card and manufacturing method therefor
US20120170162A1 (en) Semiconductor package and fabrication method thereof
CN207924719U (zh) 一种双界面芯片及其双界面模块和双界面卡
CN208753308U (zh) 一种集成电路封装散热结构
CN203312286U (zh) 一种全卡支付智能卡载带
CN209017356U (zh) 一种防脱焊印制电路板
CN203367267U (zh) 自适应焊料用量的整流器结构
CN207602569U (zh) 一种低电容双向带负阻tvs器件
CN207938006U (zh) 用于智能手机的超薄指纹识别器件
CN207611393U (zh) 超薄防水指纹识别模组
US9681544B2 (en) Printed substrate and shield sheet metal fixing method
CN103165554A (zh) 栅格阵列lga封装模块
CN212433800U (zh) 一种增强型智能卡芯片模块
CN204968241U (zh) 有源标签模块

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant