CN208739118U - 一种误码检测装置 - Google Patents

Abstract

本实用新型公开了一种误码检测装置，该误码检测装置包括多个检测装置，且，多个检测装置依次串联。其中，每个检测装置包括FPGA电路、多个输出端口和与多个输出端口一一对应的多个输入端口。具体实施过程中，每个检测装置通过输出端口用于将FPGA电路生成的第一伪随机序列码输出到与该输出端口连接的第一光模块，并通过与该输出端口对应的第一输入端口接收与第一光模块连接的第二光模块发送的第二伪随机序列码，进而可以通过FPGA电路根据第一伪随机序列码和第二伪随机序列码对第一光模块和第二光模块进行误码检测。本实用新型提供的误码检测装置可以同时对多个光模块进行误码检测，有效提高了误码检测装置的检测效率。

Description

一种误码检测装置

技术领域

本实用新型涉及通信技术领域，尤其涉及一种误码检测装置。

背景技术

在信息高速发展的今天，通信无疑已经成为人们生活中不可缺少的部分。尤其是数字通信，以其抗干扰能力强，高质量的远距离传输，以及便于与计算机连接，易于加密等优点广泛应用于通信网络中。数字通信系统中的通信设备大多使用小型可插拔(SmallForm Pluggable，SFP)光模块及光纤进行数据交互。若SFP光模块的误码率高，将直接影响通信设备的信号质量。因此，对SFP光模块进行误码检测是十分有必要的。

现有技术在检测SFP光模块误码率时，通常使用专门的误码检测仪进行检测。然而，这种专门的误码检测仪成本较高，且大多只能同时检测少量的光模块，检测效率较低。

基于此，目前亟需一种误码检测装置，用于解决现有技术中检测光模块的效率较低的问题。

实用新型内容

本实用新型实施例提供一种误码检测装置，以解决现有技术中检测光模块的效率较低的技术问题。

本实用新型提供一种误码检测装置，所述误码检测装置包括多个检测装置，所述多个检测装置依次串联；第一检测装置包括可编程门阵列(Field－Programmable GateArray，FPGA)、多个输出端口和与所述多个输出端口一一对应的多个输入端口，所述第一检测装置为所述多个检测装置中的任一检测装置；

第一输出端口，用于将所述FPGA电路生成的第一伪随机序列码输出到与所述第一输出端口连接的第一光模块；所述第一输出端口为所述多个输出接口中的任一输出接口；所述第一输出端口对应的第一输入端口，用于接收与所述第一光模块连接的第二光模块发送的第二伪随机序列码；

所述FPGA电路，用于根据所述第一伪随机序列码和所述第二伪随机序列码对所述第一光模块和所述第二光模块进行误码检测。

如此，本实用新型提供的误码检测装置可以同时对多个光模块进行误码检测，缩短了误码检测装置的检测时间，有效提高了误码检测装置的检测效率，从而降低了误码检测装置的检测成本。

可选地，所述多个检测装置中的任一检测装置包括第一串口电路和第二串口电路；

所述多个检测装置依次串联，包括：第二检测装置的第一串口电路与所述第二检测装置的前一检测装置的第二串口电路连接，第二检测装置的第二串口电路与所述第二检测装置的后一检测装置的第一串口电路连接；所述第二检测装置为依次串联的多个检测装置中除位于起始位置的检测装置和位于终止位置的检测装置以外的检测装置。

如此，误码检测装置的控制设备可以通过与位于起始位置的检测装置进行连接从而对位于起始位置的检测装置进行控制，进而可以控制与位于起始位置的检测装置串联的多个检测装置，实现了同时检测多个光模块的目的，提高了误码检测装置的检测效率。

可选地，所述位于起始位置的检测装置的第一串口电路与所述误码检测装置的控制设备连接；

所述位于起始位置的检测装置，用于接收所述控制设备发送的控制信息，并根据所述控制信息生成第一伪随机序列码，以及将所述控制信息发送给后一检测装置；

所述第二检测装置，用于接收所述第二检测装置的前一检测装置发送的控制信息，并根据所述控制信息生成第一伪随机序列码，以及将所述控制信息发送给所述第二检测装置的后一检测装置。

如此，每个检测装置都可以根据误码检测装置的控制设备发送的控制信息进行检测，采用这种方式，能够根据光模块的速率来调整控制信息，从而能够提高误码检测装置的通用性。

可选地，所述第一检测装置还包括与所述FPGA电路连接的ID拨码开关电路；

所述ID拨码开关电路用于生成所述第一检测装置的标识。

如此，可以有效区分不同的检测装置，从而实现多个检测装置同时进行误码检测的功能。

可选地，所述第一检测装置包括的输出端口的数目为5个。

可选地，所述第一伪随机序列码为二进制伪随机码序列PRBS码。

可选地，所述PRBS码的码型为PRBS7、PRBS23、PRBS31中的任意一项。

本实用新型提供一种误码检测装置，该误码检测装置包括多个检测装置，且，多个检测装置依次串联。其中，每个检测装置包括FPGA电路、多个输出端口和与多个输出端口一一对应的多个输入端口。具体实施过程中，每个检测装置通过输出端口用于将FPGA电路生成的第一伪随机序列码输出到与该输出端口连接的第一光模块，并通过与该输出端口对应的第一输入端口接收与第一光模块连接的第二光模块发送的第二伪随机序列码，进而可以通过FPGA电路根据第一伪随机序列码和第二伪随机序列码对第一光模块和第二光模块进行误码检测。本实用新型提供的误码检测装置可以同时对多个光模块进行误码检测，缩短了误码检测装置的检测时间，有效提高了误码检测装置的检测效率，从而降低了误码检测装置的检测成本。

附图说明

为了更清楚地说明本实用新型实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是本实用新型实施例提供的一种误码检测装置的结构示意图；

图2是本实用新型实施例提供的另一种误码检测装置的结构示意图；

图3是本实用新型实施例提供的一种检测装置的结构示意图；

图4是本实用新型实施例提供的一种FPGA电路的结构示意图；

图5是本实用新型实施例提供的一种检测装置的示例；

图6是本实用新型实施例提供的一种误码检测装置的示例。

具体实施方式

为了使本实用新型的目的、技术方案和优点更加清楚，下面将结合附图对本实用新型作进一步地详细描述，显然，所描述的实施例仅仅是本实用新型一部份实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本实用新型保护的范围。

图1示例性示出了本实用新型实施例提供的一种误码检测装置的结构示意图，如图1所示，所述误码检测装置100包括多个检测装置，比如图1中示出的第一检测装置110、第二检测装置120、第三检测装置130；其中，多个检测装置依次串联，即第一检测装置110与第二检测装置120连接，第二检测装置120与第三检测装置130连接。

进一步地，如图2所示，为本实用新型实施例提供的另一种误码检测装置的结构示意图。第一检测装置110还包括第一串口电路111和第二串口电路112，第二检测装置120还包括第三串口电路121和第四串口电路122，第三检测装置130还包括第五串口电路131和第六串口电路132。其中，第二检测装置120为依次串联的多个检测装置中除位于起始位置的检测装置和位于终止位置的检测装置以外的检测装置，第二检测装置120的第三串口电路121与第二检测装置120的前一检测装置(即第一检测装置110)的第二串口电路112连接，第二检测装置120的第四串口电路122与第二检测装置120的后一检测装置(即第三检测装置130)的第五串口电路131连接。

更进一步地，第一串口电路可以采用标准的串口通信协议，用于与误码检测装置100的控制设备进行信息交互；第二串口电路用于多个检测装置之间进行信息交互。具体实施时，位于起始位置的检测装置的第一串口电路与误码检测装置100的控制设备连接，即第一检测装置110的第一串口电路111与误码检测装置100的控制设备连接；位于起始位置的检测装置的第二串口电路与位于起始位置的检测装置的后一检测装置连接，即第一检测装置110的第二串口电路112与第二检测装置120的第三串口电路121连接。如此，误码检测装置的控制设备可以通过与位于起始位置的检测装置进行连接从而对位于起始位置的检测装置进行控制，进而可以控制与位于起始位置的检测装置串联的多个检测装置，实现了同时检测多个光模块的目的，提高了误码检测装置的检测效率；进一步地，每个检测装置都可以根据误码检测装置的控制设备发送的控制信息进行检测，采用这种方式，能够根据光模块的速率来调整控制信息，从而能够提高误码检测装置的通用性。

具体实施过程中，第一检测装置110通过第一串口电路111与误码检测装置100的控制设备(图中未示出)连接，并接收控制设备发送的控制信息，进而根据控制信息生成第一检测装置110的伪随机序列码，以及将控制信息发送给后一检测装置(即第二检测装置120)；第二检测装置120通过第三串口电路121与第一检测装置110的第二串口电路112连接，并接收第一检测装置110发送的控制信息，进而根据控制信息生成第二检测装置120的伪随机序列码，以及将控制信息发送给后一检测装置(即第三检测装置130)；第三检测装置130通过第五串口电路131与第二检测装置120的第四串口电路122连接，并接收第二检测装置120发送的控制信息，进而根据控制信息生成第三检测装置130的伪随机序列码，以及将控制信息发送给后一检测装置，以此类推，通过多个检测装置串联的结构，本实用新型实施例可以实现同时对多个光模块进行误码检测，缩短了误码检测装置的检测时间，有效提高了误码检测装置的检测效率，从而降低了误码检测装置的检测成本。

具体来说，每个检测装置可以包括现场FPGA电路、多个输出端口和与多个输出端口一一对应的多个输入端口。如图3所示，为本实用新型实施例提供的一种检测装置的结构示意图。第一检测装置110可以包括FPGA电路113；多个输出端口，比如图3中示出的输出端口1141、输出端口1142、输出端口1143；与所述多个输出端口一一对应的多个输入端口，图3中示出的与输出端口1141对应的输入端口1151、与输出端口1142对应的输入端口1152、与输出端口1143对应的输入端口1153。

其中，输出端口1141(或输出端口1142，或输出端口1143)用于将FPGA电路113生成的第一伪随机序列码输出到与该输出端口1141连接的第一光模块116。与输出端口1141对应的输入端口1151(或与输出端口1142对应的输入端口1152，或与输出端口1143对应的输入端口1153)用于接收与第一光模块116连接的第二光模块117发送的第二伪随机序列码。FPGA电路113用于根据第一伪随机序列码和第二伪随机序列码对第一光模块116和第二光模块117进行误码检测。

需要说明的是，第一光模块116和第二光模块117之间的连接方式有多种，比如第一光模块116可以通过光纤与第二光模块117连接，具体不做限定。

本实用新型实施例中，FPGA电路具有可编程性，能够更加高效地进行误码检测，并实现误码统计功能。如图4所示，为本实用新型实施例提供的一种FPGA电路的结构示意图，FPGA电路113包括生成模块1131、并串转换模块1132、串并转换模块1133、误码检测模块1134。其中，生成模块1131用于生成伪随机序列码，比如二进制伪随机码序列(Pseudo-Random Binary Sequence，PRBS)码，PRBS码的码型可以为PRBS7、PRBS23、PRBS31中的任意一项；并串转换模块1132用于将生成的伪随机序列码转成串行数据；串并转换模块1133用于将串行数据转成并行数据，并发送给误码检测模块1134进行处理；误码检测模块1134用于根据生成的伪随机序列码和接收到的伪随机序列码进行误码统计。

更进一步地，每个检测装置还可以包括号码(Identification，ID)拨码开关电路，用于生成所述第一检测装置的标识。具体实施时，ID拨码开关电路可以通过拨码开关给装置设置一个ID识别码，比如，采用8位拨码开关即可产生256个ID号以供每个检测装置使用。如此，可以有效区分不同的检测装置，从而实现多个检测装置同时进行误码检测的功能。

此外，每个检测装置还可以包括时钟电路，用于生成FPGA电路的工作时钟。

为了更加清楚地解释上文所描述的内容，下面通过举例来进行具体描述。

一个示例中，如图5所示，为本实用新型实施例提供的一种检测装置的示例，其中，该检测装置所包括的输出端口的数目为5个，分别为端口1、端口3、端口5、端口7、端口9；相应地，该检测装置所包括的输入端口的数目也为5个，分别为端口2、端口4、端口6、端口8、端口10，其中端口1与端口2相对应。具体实施过程中，该检测装置接收控制设备通过第一串口电路发送的控制信息，检测装置的FPGA电路可以根据控制信息生成伪随机序列码，并将伪随机序列码通过端口1、端口3、端口5、端口7、端口9发送给光模块1、光模块3、光模块5、光模块7、光模块9；进而，光模块1接收到伪随机序列码后，可以通过光纤将接收到伪随机序列码发送给光模块2，光模块2可将伪随机序列码再发送给FPGA电路，如此，FPGA电路可以根据生成的伪随机序列码和接收到的伪随机序列码，对光模块1和光模块2进行误码检测；类似地，光模块3和光模块4的检测方法、光模块5和光模块6的检测方法、光模块7和光模块8的检测方法、光模块9和光模块10的检测方法可以参考上述方法，在此不再赘述。

根据上文所描述的内容，每个检测装置可以同时对多个光模块进行检测，有效缩短了光模块的误码率的检测时间，大大提高了检测效率。

另一个示例中，如图6所示，为本实用新型实施例提供的一种误码检测装置的示例，其中，该误码检测装置100包括第一检测装置110和第二检测装置120，每个检测装置的实施过程可参见上文所描述的内容，在此不再赘述。

本实用新型提供的误码检测装置可以同时对多个光模块进行误码检测，缩短了误码检测装置的检测时间，有效提高了误码检测装置的检测效率，从而降低了误码检测装置的检测成本。

尽管已描述了本实用新型的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本实用新型范围的所有变更和修改。

显然，本领域的技术人员可以对本实用新型进行各种改动和变型而不脱离本实用新型的精神和范围。这样，倘若本实用新型的这些修改和变型属于本实用新型权利要求及其等同技术的范围之内，则本实用新型也意图包含这些改动和变型在内。

Claims (7)

1.一种误码检测装置，其特征在于，所述误码检测装置包括多个检测装置，所述多个检测装置依次串联；第一检测装置包括现场可编程门阵列FPGA电路、多个输出端口和与所述多个输出端口一一对应的多个输入端口，所述第一检测装置为所述多个检测装置中的任一检测装置；

第一输出端口，用于将所述FPGA电路生成的第一伪随机序列码输出到与所述第一输出端口连接的第一光模块；所述第一输出端口为所述多个输出端口中的任一输出端口；所述第一输出端口对应的第一输入端口，用于接收与所述第一光模块连接的第二光模块发送的第二伪随机序列码；

所述FPGA电路，用于根据所述第一伪随机序列码和所述第二伪随机序列码对所述第一光模块和所述第二光模块进行误码检测。

2.根据权利要求1所述的误码检测装置，其特征在于，所述多个检测装置中的任一检测装置包括第一串口电路和第二串口电路；

所述多个检测装置依次串联，包括：第二检测装置的第一串口电路与所述第二检测装置的前一检测装置的第二串口电路连接，第二检测装置的第二串口电路与所述第二检测装置的后一检测装置的第一串口电路连接；所述第二检测装置为依次串联的多个检测装置中除位于起始位置的检测装置和位于终止位置的检测装置以外的检测装置。

3.根据权利要求2所述的误码检测装置，其特征在于：

所述位于起始位置的检测装置的第一串口电路与所述误码检测装置的控制设备连接；

所述位于起始位置的检测装置，用于接收所述控制设备发送的控制信息，并根据所述控制信息生成第一伪随机序列码，以及将所述控制信息发送给后一检测装置；

所述第二检测装置，用于接收所述第二检测装置的前一检测装置发送的控制信息，并根据所述控制信息生成第一伪随机序列码，以及将所述控制信息发送给所述第二检测装置的后一检测装置。

4.根据权利要求2所述的误码检测装置，其特征在于，所述第一检测装置还包括与所述FPGA电路连接的ID拨码开关电路；

所述ID拨码开关电路用于生成所述第一检测装置的标识。

5.根据权利要求1至4中任一项所述的误码检测装置，其特征在于，所述第一检测装置包括的输出端口的数目为5个。

6.根据权利要求1至4中任一项所述的误码检测装置，其特征在于，所述第一伪随机序列码为二进制伪随机码序列PRBS码。

7.如权利要求6所述的误码检测装置，其特征在于，所述PRBS码的码型为PRBS7、PRBS23、PRBS31中的任意一项。