CN208690303U

CN208690303U - 忆阻器和阻变式存储器

Info

Publication number: CN208690303U
Application number: CN201821535391.7U
Authority: CN
Inventors: 姚国峰; 沈健
Original assignee: Shenzhen Huiding Technology Co Ltd
Current assignee: Shenzhen Goodix Technology Co Ltd
Priority date: 2018-09-19
Filing date: 2018-09-19
Publication date: 2019-04-02
Anticipated expiration: 2028-09-19

Abstract

本申请实施例提供了一种忆阻器和阻变式存储器(RRAM)。忆阻器包括金属或者金属化合物制成的上电极、金属硼化物制成的下电极和阻变材料层制成的阻变层，所述阻变层设置在所述上电极与所述下电极之间。利用金属硼化物制备的RRAM电极完全兼容CMOS制造工艺，并且改善RRAM的产品性能。

Description

忆阻器和阻变式存储器

技术领域

本申请实施例涉及存储器制造领域，并且更具体地，涉及一种忆阻器和阻变式存储器。

背景技术

阻变式随机存取存储器(Resistive Random Access Memory,RRAM)是一种利用材料的可变电阻特性来存储信息的非易失性(Non-volatile)存储器，具有功耗低，密度高，读写速度快，耐久性好等优点。

RRAM的基本存储单元为忆阻器，忆阻器主要由下电极、阻变层和上电极组成。RRAM的存取控制单元则是金属氧化物半导体场效应晶体管(Metal-Oxide-SemiconductorField-Effect Transistor，MOSFET)，是CMOS电路的一种常见器件。忆阻器的工作原理是：当施加正电压在两个电极之间时，阻变层内会形成导电细丝(Filament)，呈现低阻态；而当产生一个反向电流(RESET current)在两个电极之间时，阻变层内的导电细丝会断裂呈现高阻态，这种可变的电阻特性在效果上实现了RRAM‘0’和‘1’的切换。

RRAM的特性很大程度上由电极材料决定。通常，RRAM的至少一个电极会采用一种具有良好导电性且具有较高功函数(work function)的惰性金属材料，例如铂(Pt)，铱(Ir)，金(Au)，钯(Pd)等贵金属。而这些贵金属元素会给前道晶圆厂(foundry)的制程带来金属污染的问题，采用贵金属材料作为电极的RRAM制造工艺与标准的CMOS制造工艺不兼容，这给RRAM的制造工艺整合带来了很大难度。因此，许多RRAM产品便采用诸如氮化钛(TiN)之类的foundry友好材料作为电极，回避了不兼容材料带来的工艺整合难题。氮化钛(TiN)是foundry中最常用的导电材料之一，其制备方法包括金属有机化学气相沉积(MOCVD)和物理气相沉积(PVD)等，由这些方法制备出TiN，其材料特性与RRAM的要求有一定差距。但是由于TiN材料工艺成熟，目前已经被广泛用于制作RRAM电极，通常技术人员通过对阻变层进行调整、对忆阻器操作的脉冲宽度进行调整或者对相关联电路的改善设计等来提高RRAM性能。但如此一来，在设计满足要求的RRAM产品过程中，会增加与电极相关的配套设计的难度，也会有更高的几率导致RRAM成品最终不能满足性能要求。

实用新型内容

本申请实施例提供了一种忆阻器电极的制备方法和阻变式存储器电极，能够在兼容于CMOS制造工艺的基础上，改善RRAM的产品性能。

第一方面，提供了一种忆阻器，其特征在于，所述忆阻器包括上电极、下电极和设置在上电极与下电极之间的阻变层，所述下电极的材料是金属硼化物。

可选的，所述上电极的材料是金属或者金属化合物材料。

可选的，所述金属硼化物是金属二硼化物。

可选的，所述金属硼化物是二硼化钛、二鹏化锆、二硼化铪、二硼化镁中的任意一种。

可选的，所述上电极由钛、钽、氮化钛、氮化钽、金属硼化物中的任意一种制成。

可选的，所述金属硼化物的厚度为20纳米-100纳米。

第二方面，提供了一种阻变式存储器，其特征在于，包括：至少一个忆阻器和用于控制所述忆阻器的金属-氧化物-半导体场效应晶体管，所述忆阻器包括上电极、下电极和设置在上电极与下电极之间的阻变层，其中，所述上电极和/或下电极是金属硼化物薄膜。

可选的，所述金属-氧化物-半导体场效应晶体管包括衬底、源极、漏极、栅极电介质层、栅极和边墙。

可选的，所述漏极通过第一金属连接线与所述下电极电连接。

可选的，所述阻变式存储器包括多个以矩阵形式排列的所述忆阻器。

可选的，同一行/列的所述多个以矩阵形式排列的所述忆阻器的上电极分别与多条第二金属连接线一一对应连接，所述多条第二金属线通过一条第三金属连接线与外部电路/接地端连接。

可选的，所述外部电路包括行/列译码器，写入电路，放大电路。

本申请的阻变式存储器电极，采用金属硼化物作为电极材料，既能与CMOS工艺兼容，又能改善阻变式存储器的性能，降低了对忆阻器阻变材料、相关联电路设计的难度，使得阻变式存储器的产业利用更具有可操作性。

附图说明

图1为本申请阻变式存储器2x2的存储阵列。

图2为本申请阻变式存储器存储阵列中单个忆阻器的放大示意图。

图3为本申请一实施例提供的阻变式存储器的等效电路示意图。

图4为本申请实施例阻变式存储器的结构示意图。

图5为本申请用于制备忆阻器电极的二硼化钛晶体的六方结构立体图。

图6为本申请用于制备忆阻器电极的二硼化钛晶体的六方结构平面图。

图7为本申请忆阻器的金属硼化物电极的制备方法的示意性流程图。

图8为本申请忆阻器的金属硼化物电极的制备方法另一实施例的示意性流程图。

图9为本申请忆阻器的金属硼化物电极的制备方法又一实施例的示意性流程图。

图10为本申请忆阻器的二硼化钛电极的制备方法的示意性流程图。

图11为本申请忆阻器的二硼化钛电极的制备方法另一实施例的示意性流程图。

图12为本申请忆阻器的二硼化钛电极的制备方法又一实施例的示意性流程图。

具体实施方式

为使本申请的目的、技术方案和优点更加清楚，下面将结合本申请中的附图，对本申请中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”、“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例，例如能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

RRAM的基本储存单元为忆阻器，图1是阻变式存储器2x2的存储阵列的简化示意图，图2是RRAM存储阵列中单个忆阻器的放大示意图。忆阻器101可以包括下电极105、阻变层106和上电极107，阻变层106由阻变材料构成，设置在上电极107与下电极105之间。忆阻器101的下电极105可以连接第一金属连接线116。同一行(或者同一列)的多个忆阻器101的上电极107可以通过各自对应的第二金属连接线117连接到一条第三金属连接线112，并通过第三金属连接线112与外部电路或者接地端连接，外部电路可以包括行/列译码器、写入电路和/或放大电路。

图3为本申请一实施例提供的阻变式存储器的等效电路示意图，阻变式存储器可以是m*n存储矩阵，即包含m*n个基础存储单元(或称基础单元)。其中，一个基础单元10包括一个MOSFET100和一个忆阻器101，其中，MOSFET100的漏极与忆阻器101的一端(例如下电极)连接，忆阻器101的另一端(例如上电极)连接位线133(Bit Line，BL)，MOSFET 100的源极连接至源线131(Source Line，SL)，MOSFET 100的栅极连接至字线132(Word Line，WL)。每一个基础单元的寻址可由字线(WL)132和位线(BL)133共同定义。在一个例子中，所述位线133可以是图1中所述的第三金属连接线112。

图4为阻变式存储器的结构示意图。如图4所示，其中用于控制忆阻器的MOSFET包括衬底(Substrate)120、源极(Source)122、漏极(Drain)121，栅极电介质层(Gatedielectrics)123、栅极(Gate)124以及边墙(Spacer)125。其中，漏极121通过第一通孔(Via)111内形成的第一金属连接线与忆阻器101的下电极105实现电连接。忆阻器101的下电极105和上电极107之间为阻变层106，忆阻器101的上电极107连接第二通孔(Via)113形成的第二金属连接线，同一行/列的第二通孔(Via)113形成的第二金属连接线和第三金属连接线112连接，第三金属连接线112与位线133连接，位线133还可以连接外部电路，外部电路包括行/列译码器、写入电路和放大电路。源极122连接源线131，栅极124连接字线(WL)132。

在本申请中，同一行/列的多个忆阻器的上电极还可以通过第二金属连接线连接第三金属连接线，第三金属连接线与外部电路连接。外部电路包括行/列译码器、写入电路和放大电路。

在相关领域中，金属硼化物只被认为是一种结构材料，经常用作超硬涂层，抗腐蚀涂层，极少被当做单纯的导电材料使用。

本申请的实施例提供了一种忆阻器电极及其制备方法。其中，忆阻器的电极材料采用的是金属硼化物。金属硼化物具有六方晶体结构，晶体结构中的硼原子面和金属原子面交替出现构成二维网状结构。硼原子层状结构和金属外层电子决定了金属硼化物具有良好的导电性。金属硼化物材料具有优于现有氮化钛材料的导电性，抗氧化特性以及功函数。

在一个可能的实施例中，用于制作忆阻器的电极材料的金属硼化物可以是二硼化钛(TiB₂)。

图5是二硼化钛的晶体结构立体图，图6是二硼化钛的晶体结构平面图。二硼化钛的导电特性跟它的结构有关。TiB₂具有六方的晶体结构，晶体结构中的硼原子面和钛原子面交替出现构成二维网状结构，如图5所示。其中一个B原子与另外3个B原子以共价键相结合，多余的一个电子形成大π键。这种类似于石墨的B原子层状结构和Ti外层电子决定了TiB₂具有良好的导电性，其电阻率为14.4μΩ·cm，优于氮化钛的电阻率22μΩ·cm。另外，二硼化钛耐高温，其熔点2980℃，在空气中抗氧化温度可达1000℃，具有极好的抗氧化性和抗热震性，该特性同样优于氮化钛。在功函数方面，氮化钛大约是4.6eV，而二硼化钛则为4.75eV～5eV。因此，从电阻率、化学稳定性以及功函数三方面看，采用二硼化钛作为RRAM的电极材料，可以获得比现有氮化钛材料更优异的器件性能。

在本申请实施例中，所述二硼化钛(TiB₂)只是金属硼化物中的一种，作为示例而非限定，也可以为其他具有类似晶体结构和性质的金属硼化物，例如二鹏化锆、二硼化铪、二硼化镁等，本申请实施例对此不作限制。

硼元素和钛元素均为晶圆加工厂制程中常见的元素，因此二硼化钛这种材料完全兼容于CMOS制造工艺。

在本申请实施例中，用于制作忆阻器电极的二硼化钛兼容于CMOS制造工艺，其他金属硼化物，例如二鹏化锆、二硼化铪、二硼化镁等也是兼容于CMOS制造工艺，本申请实施例对此不作限制。

以下，结合图7至图12，详细说明根据本申请实施例的RRAM忆阻器单元的金属硼化物电极的制备方法。

利用以下实施例可以制备忆阻器的上电极，也可以制备忆阻器的下电极，还可以同时制备忆阻器的上电极和下电极，本申请实施例对此不作限制。

图7是根据本申请实施例的阻变式存储器RRAM金属硼化物电极的制备方法的示意性流程图。

应理解，图7示出了本申请实施例的金属硼化物电极的制备方法的主要的步骤或操作，但这些步骤或操作仅是示例，本申请实施例还可以执行其它操作或者图7的各种操作的变形，并且有可能并非要执行方法实施例中的全部操作，也并非要按照描述步骤的先后顺序来执行。

如图7所示，该方法可以包括：

S710，在基底沉积金属硼化物薄膜。

基底可以为硅晶圆，具体的，硅晶圆可以是已完成了金属-氧化物-半导体场效应晶体管(MOSFET)的电路制作的基底，漏极通过第一通孔内的第一金属连接线与忆阻器的下电极实现电连接，同一行/列的忆阻器的上电极通过第二通孔内的第二金属连接线连接第三金属连接线，第三金属连接线与外部电路相连，硅晶圆也可以是裸基底，本申请对此不作限制。

具体的，作为RRAM电极的金属硼化物的膜厚范围可以是20nm-100nm。

可选地，可以利用沉积工艺沉积所述金属硼化物薄膜，该沉积工艺可以是物理气相沉积工艺(Physical Vapor Deposition，PVD)、原子层沉积(Atomic layer deposition，ALD)工艺、化学气相沉积(Chemical Vapor Deposition，CVD)等沉积工艺，本申请实施例对此不作限定。

S720，对金属硼化物薄膜进行退火处理。

由于刚刚沉积完成的金属硼化物薄膜电阻率较大，需要进行退火来降低电阻率。

具体的，退火工艺包括：先在第一温度下对金属硼化物薄膜进行第一次退火处理，并持续第一时间；再在第二温度下对金属硼化物薄膜进行第二次退火处理，并持续第二时间，其中第一温度高于第二温度，第一时间小于第二时间。第一次退火处理是在氮气中进行，第一温度的范围是900℃～1100℃，第一时间是1秒～10秒。第二次退火处理是在氮氢混合气体中进行，第二温度的范围是400℃～430℃，第二时间是0.5小时～2小时。

S730，在金属硼化物薄膜表面形成一光刻胶层，对光刻胶层进行光刻以形成与预定电极图案对应的光刻图案。

可选地，光刻胶可以采用正性光刻胶，也可以采用负性光刻胶，本申请实施例对此不作限制。

具体的，光刻胶的厚度至少是金属硼化物薄膜的2倍。可选地，所述电极图案可以是方形，还可以是圆形，或者是其他形状的图案，本申请实施例对此不作限制。

具体的，所述电极图案尺寸为最小边长尺寸，例如，对于圆形来说，电极图案尺寸可以为直径。

S740，以光刻图案为掩膜，采用离子束对金属硼化物薄膜进行刻蚀，以将金属硼化物薄膜形成所述预定的电极图案。

可选地，离子可以是惰性气体离子，惰性气体离子可以是氩离子，也可以是氙离子，也可以是其他惰性气体离子，本申请实施例对此不作限制。

具体的，因二硼化钛的化学性质稳定，常规的反应刻蚀难以去除，采用氩离子轰击非电极区域的金属硼化物的表面，逐层去除该材料，此过程可以有10％-30％的过刻蚀，从而保证了非电极区域的金属硼化物彻底去除，留下所需的金属硼化物电极图案。

本申请还提供忆阻器的一种制备方法的实施例，如图8所示，包括：

S810，在基底表面沉积第一金属硼化物薄膜。

具体的，作为RRAM电极的第一金属硼化物膜厚范围可以是20nm-100nm。

可选地，可以利用沉积工艺沉积所述第一金属硼化物薄膜，该沉积工艺可以是物理气相沉积工艺(Physical Vapor Deposition，PVD)、原子层沉积(Atomic layerdeposition，ALD)工艺、化学气相沉积(Chemical Vapor Deposition，CVD)等沉积工艺，本申请实施例对此不作限定。

S820，对第一金属硼化物薄膜进行退火处理。

具体的，退火工艺包括：先在第一温度下对第一金属硼化物薄膜进行第一次退火处理，并持续第一时间；再在第二温度下对第一金属硼化物薄膜进行第二次退火处理，并持续第二时间，其中第一温度高于第二温度，第一时间小于第二时间。第一次退火处理是在氮气中进行，第一温度的范围是900℃～1100℃，第一时间是1秒～10秒。第二次退火处理是在氮氢混合气体中进行，第二温度的范围是400℃～430℃，第二时间是0.5小时～2小时。

S830，在第一金属硼化物薄膜表面依序沉积阻变层和第二金属薄膜。

在本申请实施例中，第二金属薄膜材料可以是钛、钽、氮化钛、氮化钽、金属硼化物中的任意一种材料，本申请实施例对此不做限制。

可选地，可以利用沉积工艺沉积所述阻变层和第二金属薄膜，该沉积工艺可以是物理气相沉积工艺(Physical Vapor Deposition，PVD)、原子层沉积(Atomic layerdeposition，ALD)工艺、化学气相沉积(Chemical Vapor Deposition，CVD)等沉积工艺，本申请实施例对此不作限定。

S840，在沉积后的表面形成一光刻胶层，对光刻胶层进行光刻以形成与预定电极图案对应的光刻图案。

可选地，光刻胶可以采用正性光刻胶，也可以采用负性光刻胶，本申请实施例对此不做限制。

具体的，光刻胶的厚度至少是第一金属硼化物薄膜2倍。

可选地，所述电极图案可以是方形，还可以是圆形，或者是其他形状的图案，本申请实施例对此不作限制。

S850，以光刻图案为掩膜，先采用反应离子刻蚀工艺对第二金属薄膜和阻变层依次进行刻蚀，直至到达第一金属硼化物薄膜表面。然后再用离子束刻蚀工艺刻蚀第一金属硼化物薄膜，以形成所述预定的电极图案。

可选地，可以采用惰性气体离子刻蚀第一金属硼化物，惰性气体离子可以是氩离子，也可以是氙离子，也可以是其他惰性气体离子，本申请实施例对此不作限制。

具体的，采用氩离子轰击非电极区域的第一金属硼化物薄膜表面，逐层去除该材料，此过程可以有10％-30％的过刻蚀。

本申请还提供忆阻器的另一种制备方法的实施例，如图9所示，包括：

S910，在基底表面依序沉积第一金属硼化物薄膜、阻变层、第二金属硼化物薄膜。

具体的，作为RRAM电极的第一金属硼化物和第二金属硼化物的膜厚范围可以是20nm-100nm。

可选地，可以利用沉积工艺沉积所述第一金属硼化物薄膜、阻变材料层和第二金属硼化物薄膜，该沉积工艺可以是物理气相沉积工艺(Physical Vapor Deposition，PVD)、原子层沉积(Atomic layer deposition，ALD)工艺、化学气相沉积(Chemical VaporDeposition，CVD)等沉积工艺，本申请实施例对此不作限定。

S920，对第一金属硼化物薄膜、阻变层、第二金属硼化物薄膜进行退火处理。

具体的，退火工艺包括：先在第一温度下对第一金属硼化物薄膜、阻变材料层、第二金属硼化物薄膜进行第一次退火处理，并持续第一时间；再在第二温度下对第一金属硼化物薄膜、阻变材料层、第二金属硼化物薄膜进行第二次退火处理，并持续第二时间，其中第一温度高于第二温度，第一时间小于第二时间。第一次退火处理是在氮气中进行，第一温度的范围是900℃～1100℃，第一时间是1秒～10秒。第二次退火处理是在氮氢混合气体中进行，第二温度的范围是400℃～430℃，第二时间是0.5小时～2小时。

S930，在沉积后的表面形成一光刻胶层，对光刻胶层进行光刻以形成与预定电极图案对应的光刻图案。

具体的，光刻胶的厚度至少是第一金属硼化物薄膜或者第二金属硼化物薄膜的2倍。

S940，以光刻图案为掩膜，采用离子束对光刻后的表面进行刻蚀，以形成所述预定的电极图案。

具体的，采用氩离子轰击非电极区域的第一金属硼化物薄膜和第二金属硼化物薄膜的表面，逐层去除该材料，此过程可以有10％-30％的过刻蚀。

在另外一个实施例中，还可以采用其他的制备方法利用二硼化钛制备忆阻器电极。在CMOS foundry中，靶材都是金属或者合金，例如，氮化钛是用金属钛作为靶材，然后再进行氮化。而金属硼化物是需要特殊的陶瓷靶材或陶瓷粉末来制备，这使得二硼化钛和氮化钛的制备工艺相差很大。

如图10所示，阻变式存储器的二硼化钛电极的制备方法可以包括：

S1010，提供纯度在99.9％以上的二硼化钛靶材。

具体的，二硼化钛靶材可以采用粉末冶金工艺烧结而成。

S1020，采用PVD磁控溅射工艺轰击二硼化钛靶材，以在基底上沉积二硼化钛薄膜。

S1030，对金属硼化物薄膜进行退火处理。

S1040，在金属硼化物薄膜表面形成一光刻胶层，对光刻胶层进行光刻以形成与预定电极图案对应的光刻图案。

具体的，光刻胶的厚度至少是金属硼化物薄膜的2倍。

S1050，以光刻图案为掩膜，采用离子束对金属硼化物薄膜进行刻蚀，以将金属硼化物薄膜形成所述预定的电极图案。

在另外一个实施例中，如图11所示，阻变式存储器的二硼化钛电极的制备方法还可以包括：

S1110，提供纯度在99.9％以上的二硼化钛粉末。

S1120，采用PVD电子束蒸发工艺加热二硼化钛粉末，使之汽化，以在基底上沉积二硼化钛薄膜。

S1130，对金属硼化物薄膜进行退火处理。

S1140，在金属硼化物薄膜表面形成一光刻胶层，对光刻胶层进行光刻以形成与预定电极图案对应的光刻图案。

具体的，光刻胶的厚度至少是金属硼化物薄膜的2倍。

S1150，以光刻图案为掩膜，采用离子束对金属硼化物薄膜进行刻蚀，以将金属硼化物薄膜形成所述预定的电极图案。

在又一个可能的实施例中，如图12所示，阻变式存储器的二硼化钛电极的制备方法还可以包括：

S1210，提供前驱体和反应气体，所述前驱体和反应气体在等离子体辅助下发生化学反应合成二硼化钛，以在基底形成二硼化钛薄膜。

具体的，在制备RRAM的电极材料过程中，其所采用的前驱体可以尽量是无机化合物，从而避免在电极上造成碳元素残留。

可选地，在本申请实施例中，前驱体可以是TiCl₄和BCl₃，反应气体可以是H₂；前驱体还可以是TiCl₄，反应气体可以是BH₃。前驱体和反应气体还可以是合成二硼化钛薄膜的其它物质，本申请实施例对此不作限定。

本申请中，对于前驱体的种类、反应气体的种类、Ti元素或B元素是来自前驱气体还是来自反应气体不作限定。

可选地，在基底沉积二硼化钛薄膜的化学合成工艺可以是化学气相沉积(CVD)，还可以是原子层沉积(ALD)，本申请实施例对此不作限定。

具体的，CVD和ALD两者在工艺原理上是类似的，均是由前驱体与反应气体在等离子体辅助下发生化学反应，最终得到产物。

S1220，对金属硼化物薄膜进行退火处理。

S1230，在金属硼化物薄膜表面形成一光刻胶层，对光刻胶层进行光刻以形成与预定电极图案对应的光刻图案。

具体的，光刻胶的厚度至少是金属硼化物薄膜的2倍。

S1240，以光刻图案为掩膜，采用离子束对金属硼化物薄膜进行刻蚀，以将金属硼化物薄膜形成所述预定的电极图案。

具体的，采用CVD或ALD沉积工艺在基底上沉积二硼化钛薄膜，需对各组分气体的流量、等离子体工艺、气压等工艺参数进行优化，使得二硼化钛薄膜符合化学计量比，从而使得性能最优。

具体的，化学法制备二硼化钛薄膜，两者各有优势，CVD工艺的薄膜沉积速率更快，效率更高；ALD工艺的化学计量比控制的更加准确。

本申请实施例的RRAM忆阻器的二硼化钛电极的制备方法，改善了RRAM的endurance，提高了RRAM的产品性能。

需要说明的是，图7至图12所示为根据本申请实施例的RRAM忆阻器的二硼化钛电极的制备方法的可能的实现方式，或者说，优选的实现方式，所述方法还可以制备二鹏化锆、二硼化铪、二硼化镁等金属硼化物，本申请实施例对此不作限制。根据本申请实施例的阻变式存储器的二硼化钛电极的制备方法得出的其他实现制备阻变式金属硼化物电极的方式同样落入本申请实施例的保护范围。应理解，本申请实施例中阻变式电极的制备方法还可以为上述步骤中的各种操作的其他替换或等价变形形式，本申请实施例对于每个步骤采用的操作工艺或操作方式不作限定。

还应理解，上述列举的阻变式电极的制备方法的各实施例，可以通过机器人或者数控加工方式来执行，用于执行阻变式电极的制备方法的设备软件或工艺可以通过执行保存在存储器中的计算机程序代码来执行上述阻变式电极的制备方法。

应理解，在本申请的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。

本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims

1.一种忆阻器，其特征在于，所述忆阻器包括:

金属或者金属化合物制成的上电极；

金属硼化物制成的下电极；和

阻变材料层制成的阻变层，所述阻变层设置在所述上电极与所述下电极之间。

2.根据权利要求1所述的忆阻器，其中，所述上电极由钛、钽、氮化钛、氮化钽、金属硼化物中的任意一种制成。

3.根据权利要求1或2所述的忆阻器，其中，所述金属硼化物是金属二硼化物。

4.根据权利要求1或2所述的忆阻器，其中，所述金属硼化物是二硼化钛、二鹏化锆、二硼化铪、二硼化镁中的任意一种。

5.根据权利要求1或2所述的忆阻器，其中，所述金属硼化物的厚度为20纳米-100纳米。

6.一种阻变式存储器，其特征在于，包括：至少一个忆阻器和连接于所述忆阻器的金属-氧化物-半导体场效应晶体管，所述忆阻器是如权利要求1-5任意一项所述的忆阻器。

7.根据权利要求6所述的阻变式存储器，其中，所述金属-氧化物-半导体场效应晶体管包括衬底、源极、漏极、栅极电介质层和栅极，所述漏极通过第一金属连接线与所述下电极电连接。

8.根据权利要求6所述的阻变式存储器，其中，所述阻变式存储器包括多个以矩阵形式排列的所述忆阻器。

9.根据权利要求8所述的阻变式存储器，其中，同一行/列的所述多个以矩阵形式排列的所述忆阻器的上电极分别与多条第二金属连接线一一对应连接，所述多条第二金属连接线通过一条第三金属连接线与外部电路/接地端连接。

10.根据权利要求8所述的阻变式存储器，其中，所述外部电路包括行/列译码器、写入电路和/或放大电路。