CN208571910U - 降低总谐波失真及提高功率因数的电路 - Google Patents
降低总谐波失真及提高功率因数的电路 Download PDFInfo
- Publication number
- CN208571910U CN208571910U CN201821352700.7U CN201821352700U CN208571910U CN 208571910 U CN208571910 U CN 208571910U CN 201821352700 U CN201821352700 U CN 201821352700U CN 208571910 U CN208571910 U CN 208571910U
- Authority
- CN
- China
- Prior art keywords
- circuit
- transistor
- time
- turn
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
本实用新型公开了一种降低总谐波失真及提高功率因数的电路,包含控制电路、导通时间产生电路、逻辑电路及开关电路，所述的控制电路采集到输入电压Vin电压变化产生时间信号A并将其反馈至逻辑电路，导通时间Ton产生电路产生时间信号PWM，当输入电压Vin较高时，逻辑电路确定导通时间Ton产生电路反馈的时间信号PWM为导通时间Ton，当输入电压Vin较低时，逻辑电路确定控制电路反馈的时间信号A为导通时间Ton。在输入电压波谷时产生一个与输入电压成反比的延时时间来增加导通时间，从而降低总谐波失真，提高电压源系统的功率因数。
Description
技术领域
本实用新型属于电压源集成电路领域，特别涉及一种降低总谐波失真及提高功率因数的电路。
背景技术
在AC-DC电源、荧光灯驱动、LED驱动系统中，功率因数PF偏低会造成干扰电路电压和系统损耗增大的危害，现有技术中通过控制导通时间Ton来改善。
功率因数PF为系统中有功功率与视在功率的比值，
PF＝P有功功率/P视在功率＝cosα/(1+THD2)1/2，
其中α为电流基波与电压信号的相位差，THD为总谐波失真。
功率因数PF偏低会造成干扰电路电压和系统损耗增大的危害。有源PF校正电路广泛适用于电源、荧光灯驱动、LED驱动等领域，实现提高功率因数的功能。有源功率因数校正电路主要是通过让输入电流Iin的平均值Iav和电路电压Vin成正比关系以降低总谐波失真THD来实现提高功率因数的功能。
其中Iav正比于Vin。
对于输入电流Iin的平均值Iav可以表示为：
Iav＝Ipk*D*T/2＝Vin*Ton/2L。
其中，Ipk为变压器瞬时电流I的峰值，D为系统开关信号的占空比，Ton为系统开关导通时间，L为线路电感。
当Ipk*D*T正比于电路电压Vin，即Ton为常数时，则可实现输入电流Iin的平均值Iav和电路电压Vin成正比关系，提高系统的功率因数。
现有技术中已经有固定导通时间Ton的有源功率因数校正电路，由于导通时间，瞬时电流I的斜率和电路电压Vin成正比关系，从而使瞬时电流I的峰值Ipk和电路电压Vin成正比关系，进而使输入电流Iin的平均值Iav。随电路电压Vin的变化而正向变化，实现有源功率因素校正控制。但是，占空比D随电路电压Vin的增加而减小，输入电流Iin的平均值Iav和电路电压Vin不成正比关系。固定导通时间Ton的有源功率因素校正电路只保证瞬时电流I的峰值Ipk和电路电压Vin成正比关系，并不能保证输入电流Iin的平均值Iav和电路电压Vin成正比关系，因此习知技术中仅控制固定导通时间Ton，无法实现较低的THD值。
实用新型内容
本实用新型的目的在于提供一种降低总谐波失真及提高功率因数的电路，在输入电压波谷时产生一个与输入电压成反比的延时时间来增加导通时间，从而降低总谐波失真，提高电压源系统的功率因数。
为了实现上述目的，本实用新型采取以下技术方案：一种降低总谐波失真及提高功率因数的电路，包含控制电路、导通时间产生电路、逻辑电路及开关电路。控制电路包含Vin采样电路、运算放大器、差分电路组成元件及第一比较器；导通时间产生电路包含误差放大器及第二比较器；逻辑电路由数字逻辑元件组成，用来对比A及PWM信号；开关电路包含驱动电路和开关功率管。
所述的控制电路包括依次与输入电压Vin连接的电阻R1、R2，运算放大器的正极与电阻R1的负极连接，运算放大器的负极与电阻R3连接，运算放大器的输出端与第一晶体管连接，第一晶体管的源极与电阻R3连接，第二晶体管与第三晶体管的栅极连接，并连接至第二晶体管的漏极与第一晶体管的漏极，第三晶体管的漏极连接至第四晶体管的漏极及电容C的一端，第四晶体管的源极连接至电容C的另一端，第一比较器的正极与第四晶体管的漏极连接，第一比较器的负极接入参考电压Vref，第一比较器的输出时间信号A连接至逻辑电路。所述的导通时间产生电路包括误差放大器，误差放大器的正极接入参考电压Vref，负极接入反馈电压Vfb，Vfb为功率管输出电压的采样值。
在其中一个实施例中，Vfb由一个由电阻串联构成的分压电路产生。
在其中一个实施例中，Vfb由一个由电流采样电路产生。
误差放大器输出控制导通时间的电压Vcomp，Vcomp与第二比较器电性连接，第二比较器产生时间信号PWM与逻辑电路连接。
所述的逻辑电路包括第一、第二反相器、或非门、时间逻辑产生单元，第一反相器的输入端与第一比较器的输出端连接，第一反相器的输出端与或非门、的输入端连接，或非门、的输出端与时间逻辑产生单元的S端口连接，时间逻辑产生单元的R端口与第二比较器连接，时间逻辑产生单元的Q端口与驱动电路连接，第二反相器的输出端与第四晶体管连接，第二反相器的输出端与功率管Mhv连接，逻辑电路产生最终的导通时间Ton从Q端口输出至驱动电路，驱动电路输出控制信号至功率管Mhv。
上述技术方案中，当Vin比较高时，经第一运算放大器采集的电压信号经由晶体管组对电容器C进行充电，这时输出反馈电压Vsen上升速度会很快，则经由第一比较器输出的时间信号A较短，因此相对导通时间Ton产生电路输出的时间信号PWM较小，则此时的导通时间Ton直接由时间信号PWM确定；当Vin比较低时，即处于波谷时，这时输出反馈电压Vsen上升速度会相对较慢，则经由第一比较器输出的时间信号A较长，因此相对导通时间Ton产生电路输出的时间信号PWM较高，则此时的导通时间Ton直接由时间信号A确定，总的来说逻辑电路判断时间信号PWM、A中长的为最终导通时间Ton。
附图说明
图1为本实用新型的电路图。
R1～R2、Vin采样电阻；10、运算放大器；30、第一比较器；40、误差放大器；50、第二比较器；60、时间逻辑产生单元；71、第一反相器；72、或非门；73、第二反相器；80、驱动电路。
具体实施方式
为使本实用新型的上述目的、特征和优点能够更加明显易懂，下面结合附图对本实用新型的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本实用新型。但是本实用新型能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本实用新型内涵的情况下做类似改进，因此本实用新型不受下面公开的具体实施的限制。
在本实用新型的描述中，需要说明的是，术语“连接”均指电性连接。
除非另有定义，本文所使用的所有的技术和科学术语与属于本实用新型的技术领域的技术人员通常理解的含义相同。本文中在本实用新型的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本实用新型。
图1为本实用新型的一种降低总谐波失真及提高功率因数的电路，包括控制电路、导通时间产生电路、逻辑电路及开关电路。控制电路包含Vin采样电路、运算放大器(10)、差分电路组成元件及第一比较器(30)；导通时间产生电路包含误差放大器(40)及第二比较器(50)；逻辑电路由数字逻辑元件71-73、60组成，用来对比A及PWM信号；开关电路包含驱动电路(80)和开关功率管。
所述的控制电路包括依次与输入电压Vin连接的电阻R1、R2，运算放大器(10)的正极与电阻R1的负极连接，运算放大器(10)的负极与电阻R3连接，运算放大器(10)的输出端与第一晶体管连接，第一晶体管的源极与电阻R3连接，第二晶体管与第三晶体管的栅极连接，并连接至第二晶体管的漏极与第一晶体管的漏极，第三晶体管的漏极连接至第四晶体管的漏极及电容C的一端，第四晶体管的源极连接至电容C的另一端，第一比较器(30)的正极与第四晶体管的漏极连接，第一比较器(30)的负极接入参考电压Vref，第一比较器(30)的输出时间信号A连接至逻辑电路。所述的导通时间Ton产生电路包括误差放大器(40)，误差放大器(40)的正极接入参考电压Vref，负极接入反馈电压Vfb，Vfb为功率管输出电压的采样值。
误差放大器(40)输出控制导通时间的电压Vcomp，Vcomp与第二比较器(50)电性连接，第二比较器(50)产生时间信号PWM与逻辑电路连接。
所述的逻辑电路包括第一(30)、第二反相器(73)、或非门(72)、时间逻辑产生单元(60)，第一反相器(71)的输入端与第一比较器(30)的输出端连接，第一反相器(71)的输出端与或非门(72)、的输入端连接，或非门(72)、的输出端与时间逻辑产生单元(60)的S端口连接，时间逻辑产生单元(60)的R端口与第二比较器(50)连接，时间逻辑产生单元(60)的Q端口与驱动电路(80)连接，第二反相器(73)的输出端与第四晶体管连接，第二反相器(73)的输出端与功率管Mhv连接，逻辑电路产生最终的导通时间Ton从Q端口输出至驱动电路(80)，驱动电路(80)输出控制信号至功率管Mhv。
上述技术方案中，当Vin比较高时，经第一运算放大器(10)采集的电压信号经由晶体管组对电容器C进行充电，这时输出反馈电压Vsen上升速度会很快，则经由第一比较器(30)输出的时间信号A较短，因此相对导通时间Ton产生电路输出的时间信号PWM较小，则此时的导通时间Ton直接由时间信号PWM确定；当Vin比较低时，即处于波谷时，这时输出反馈电压Vsen上升速度会相对较慢，则经由第一比较器(30)输出的时间信号A较长，因此相对导通时间Ton产生电路输出的时间信号PWM较高，则此时的导通时间Ton直接由时间信号A确定，总的来说逻辑电路判断时间信号PWM、A中长的为最终导通时间Ton，对补偿波谷时的总谐波失真的补偿，提高功率因素。
Claims (5)
1.一种降低总谐波失真及提高功率因数的电路，其特征在于：包含控制电路、导通时间产生电路、逻辑电路及开关电路，所述控制电路包含Vin采样电路、运算放大器、差分电路组成元件及第一比较器，所述导通时间产生电路包含误差放大器及第二比较器，所述逻辑电路由数字逻辑元件组成，用来对比A及PWM信号；开关电路包含驱动电路和开关功率管。
2.根据权利要求1所述的一种降低总谐波失真及提高功率因数的电路，其特征在于：所述导通时间产生电路包括误差放大器，误差放大器的正极接入参考电压Vref，负极接入反馈电压Vfb，Vfb为功率管输出电压的采样值，误差放大器输出控制导通时间的电压Vcomp，Vcomp与第二比较器电性连接，第二比较器产生时间信号PWM与逻辑电路连接。
3.根据权利要求2所述的一种降低总谐波失真及提高功率因数的电路，其特征在于：反馈电压Vfb由电阻串联分压电路获得。
4.根据权利要求2所述的一种降低总谐波失真及提高功率因数的电路，其特征在于：反馈电压Vfb由电流采样电路获得。
5.根据权利要求1所述的一种降低总谐波失真及提高功率因数的电路，其特征在于：所述控制电路包括依次与输入电压Vin连接的电阻R1、R2，运算放大器的正极与电阻R1的负极连接，运算放大器的负极与电阻R3连接，运算放大器的输出端与第一晶体管连接，第一晶体管的源极与电阻R3连接，第二晶体管与第三晶体管的栅极连接，并连接至第二晶体管的漏极与第一晶体管的漏极，第三晶体管的漏极连接至第四晶体管的漏极及电容C的一端，第四晶体管的源极连接至电容C的另一端，第一比较器的正极与第四晶体管的漏极连接，第一比较器的负极接入参考电压Vref，第一比较器的输出时间信号A连接至逻辑电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201821352700.7U CN208571910U (zh) | 2018-08-22 | 2018-08-22 | 降低总谐波失真及提高功率因数的电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201821352700.7U CN208571910U (zh) | 2018-08-22 | 2018-08-22 | 降低总谐波失真及提高功率因数的电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN208571910U true CN208571910U (zh) | 2019-03-01 |
Family
ID=65451270
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201821352700.7U Active CN208571910U (zh) | 2018-08-22 | 2018-08-22 | 降低总谐波失真及提高功率因数的电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN208571910U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110098720A (zh) * | 2018-08-22 | 2019-08-06 | 上海权策微电子技术有限公司 | 降低总谐波失真及提高功率因数的电路 |
| CN110212741A (zh) * | 2019-05-31 | 2019-09-06 | 矽力杰半导体技术(杭州)有限公司 | 功率因数校正电路、控制方法和控制器 |
-
2018
- 2018-08-22 CN CN201821352700.7U patent/CN208571910U/zh active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110098720A (zh) * | 2018-08-22 | 2019-08-06 | 上海权策微电子技术有限公司 | 降低总谐波失真及提高功率因数的电路 |
| CN110212741A (zh) * | 2019-05-31 | 2019-09-06 | 矽力杰半导体技术(杭州)有限公司 | 功率因数校正电路、控制方法和控制器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103648202B (zh) | 有源功率因数校正控制电路、芯片及led驱动电路 | |
| CN101777770B (zh) | 降压型功率因数校正器的控制电路 | |
| CN101951716B (zh) | 恒导通时间的高功率因数led驱动器原边恒流控制装置 | |
| CN201805600U (zh) | 一种led驱动器原边恒流控制装置 | |
| CN104038045B (zh) | 高功率因数校正控制电路及装置 | |
| CN101868078B (zh) | 具有高功率因数的单功率级led恒流驱动装置 | |
| CN202076926U (zh) | 全电压高功率因数pfc电路 | |
| CN102946196B (zh) | 高功率因数恒流驱动电路及恒流装置 | |
| CN203933384U (zh) | 一种高功率因数校正控制电路及装置 | |
| CN105827123A (zh) | 电源变换电路及其驱动控制电路 | |
| CN101860202A (zh) | 一种降压斩波电路、led驱动电路及led灯具 | |
| CN208571910U (zh) | 降低总谐波失真及提高功率因数的电路 | |
| CN202997938U (zh) | 高功率因数恒流驱动电路及恒流装置 | |
| CN103281829B (zh) | 一种led驱动电路 | |
| CN106028557B (zh) | 高功率因数低总谐波失真的led恒流驱动电路 | |
| CN109496016A (zh) | 一种高功率因数led驱动电源低频纹波抑制方法 | |
| CN203233572U (zh) | 一种高功率因数的led线性恒流驱动控制器及led驱动装置 | |
| CN202178706U (zh) | 一种ac-dc电源转换芯片及电源转换电路 | |
| CN203289692U (zh) | 一种宽输入电压范围的led线性恒流驱动控制器及led驱动装置 | |
| CN103547042B (zh) | 基于功率因数校正的led恒流驱动电路 | |
| CN208209833U (zh) | 具有快速动态响应的大功率脉冲负载电源装置 | |
| CN203801109U (zh) | 最大亮度提升模块、可控硅调光led驱动电路及系统 | |
| CN107659146B (zh) | 一种提高光伏水泵系统的mppt电流采样精度的方法及电路 | |
| CN105722274B (zh) | 有源功率因数校正控制电路、芯片及led驱动电路 | |
| CN109921626A (zh) | 功率因素校正电路及其控制方法、功率因素校正装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |