CN208509086U - 一种摄像头模组及电子设备 - Google Patents

Abstract

本申请实施例公开了一种摄像头模组及电子设备。该摄像头模组包括具有至少两个感光区的感光芯片、模组支架以及至少两个镜头组件；所述感光芯片焊接于线路板上，且所述线路板与所述模组支架固定连接；所述模组支架具有隔板和镜头安装孔，所述隔板由所述镜头安装孔所在的表面向所述感光芯片延伸设定距离，将所述模组支架分隔为至少两个腔体，且所述隔板与所述感光芯片的间隙中填充有不透光的黏合剂；至少两个镜头组件设置于所述腔体内，且穿过所述镜头安装孔延伸至所述腔体的外部。采用上述技术方案，可以完全隔离模组支架的相邻的腔体，避免不同摄像头采集的光线互相干扰而影响影像效果，还可以提高隔板的稳定性。

Description

一种摄像头模组及电子设备

技术领域

本申请实施例涉及半导体器件技术，尤其涉及一种摄像头模组及电子设备。

背景技术

具有多个摄像头模组的电子设备能够分别控制不同的摄像头执行不同功能，从而使得通过摄像头捕捉的画面具有更多内容且更加清晰，成像更加精致、色彩更加鲜艳。

然而，相关技术中具有多个摄像头模组的多摄系统通常是将多个摄像头模组通过支架组装得到的。如图1所示，通过支架130将第一摄像头模组10和第二摄像头模组20装配成多摄系统。每个摄像头模组包括感光芯片(140，150)及镜头组件(110，120)，其中，镜头组件(110，120)包括镜头、镜座和马达。感光芯片(140，150)焊接于线路板160上，且感光芯片(140，150)上的成像区(141，151)位于镜头(110，120)的垂直投影区域。由于采用模组级别的组装方式，可能无法满足模组间位置的生产、标定精度要求。如双目测距、图像融合等场景，微小的距离或角度的偏差都会对最终结果造成较大的偏差。

实用新型内容

本申请实施例提供一种摄像头模组及电子设备，可以优化相关技术中的多摄系统的设计方案。

第一方面，本申请实施例提供了一种摄像头模组，包括：具有至少两个感光区的感光芯片、模组支架以及至少两个镜头组件；

所述感光芯片焊接于线路板上，且所述线路板与所述模组支架固定连接；

所述模组支架具有隔板和镜头安装孔，所述隔板由所述镜头安装孔所在的表面向所述感光芯片延伸设定距离，将所述模组支架分隔为至少两个腔体，且所述隔板与所述感光芯片的间隙中填充有不透光的黏合剂；

至少两个镜头组件设置于所述腔体内，且穿过所述镜头安装孔延伸至所述腔体的外部。

第二方面，本申请实施例还提供了一种电子设备，该电子设备具有如上述第一方面所述的摄像头模组。

本申请实施例提供一种摄像头模组的设计方案，该摄像头模组包括具有至少两个感光区的感光芯片、模组支架以及至少两个镜头组件；该感光芯片焊接于线路板上，且线路板与模组支架固定连接；该模组支架具有隔板和镜头安装孔，该隔板由镜头安装孔所在的表面向感光芯片延伸设定距离，将该模组支架分隔为至少两个腔体，且隔板与感光芯片的间隙中填充有不透光的粘合剂；至少两个镜头组件设置于该腔体内，且穿过镜头安装孔延伸至腔体的外部。通过采用上述技术方案，可以在同一感光芯片上设计并制备多个感光区以满足多摄系统的精度要求，改进了相关技术中在制备好摄像头模组后再进行模组级的装配构成多摄系统的方案，提高了多摄系统的装配精度。此外，隔板可以通过不透光的黏合剂与感光芯片粘接在一起，可以完全隔离模组支架的相邻的腔体，避免不同摄像头采集的光线互相干扰而影响影像效果，还可以提高隔板的稳定性，有效地抑制隔板多次受自动对焦过程释放的应力影响而容易出现疲劳的问题。

附图说明

图1为传统的双摄系统的结构示意图；

图2为本申请实施例提供的一种摄像头模组的截面示意图；

图3为本申请实施例提供的一种摄像头模组的模组支架的结构示意图；

图4为本申请实施例提供的一种感光芯片的结构框图；

图5为本申请实施例提供的另一种感光芯片的结构示意图；

图6为相关技术中经典的相关双采样电路的电路原理图；

图7为相关双采样电路的工作时序图；

图8为本申请实施例提供的一种智能手机的结构框图。

具体实施方式

下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本申请，而非对本申请的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本申请相关的部分而非全部结构。

需要说明的是，由于半导体技术和工艺水平的不断提高，图像传感器(ImageSensor)，又称为感光芯片或感光元件，作为视觉信息获取的一种基础器件，因其能实现信息的获取、转换和视觉功能的扩展，给出直观、多层次、内容丰富的可视图像信息，而具有越来越广泛的应用。相关技术中应用最为广泛的固体图像传感器主要包括电荷耦合器件(CCD)图像传感器和互补金属氧化物半导体(CMOS)图像传感器。本申请实施例的感光芯片可以是上述两种类型的图像传感器。

需要说明的是，可以采用半导体器件制备工艺在同一晶圆上形成多个感光芯片，并进行切割。其中，感光芯片包括至少两个感光区及对应的集成电路。在半导体制程中，可以根据多摄系统的设计方案在同一晶圆上形成至少两个感光区(可以保证感光区的相对位置及平整度)及对应的集成电路，从而避免相关技术中的模组级装配难度大、难调试的问题。相关技术中，多摄系统的摄像头模组为多个感光芯片对应多个镜头，每个摄像头具有各自独立的功能、相互之间没有功能共用部分，由于芯片是分别位于各自的线路板上，每个芯片的放置角度、倾斜度均有差异，会增加后续装备及调试的难度。

需要说明的是，在采用具有至少两个感光区的感光芯片组装摄像头模组时，可以将感光芯片焊接于线路板上，在线路板的边缘留有与模组支架固定连接的安装部。可以通过粘接剂实现模组支架粘接于线路板的安装部。可以理解的是，线路板与模组支架的安装方式有多种，本申请实施例并不作具体限定。在线路板与模组支架构成的空间内设置镜头组件、马达和红外滤波片等。其中，线路板上还集成有影像处理器、驱动芯片及输入输出接口。

感光区可以是由多个像素单元构成的像素阵列，包括光电二极管和读出电路。以CMOS图像传感器为例说明像素单元的像素结构。根据像素结构不同，可以分为无源像素传感器(Passive Pixel Sensor，简称PPS)、有源像素传感器(Active Pixel Sensor，简称APS)以及数字像素传感器(Digital Pixel Sensor，简称DPS)。示例性的，以APS为例说明有源像素单元的感光过程。像素单元包括光电二极管、复位晶体管T1、源跟随器T2和行选通晶体管T3。在积分周期开始前，控制T1管导通，将光电二极管复位至复位电平上，然后，开始光生电子的积分过程；一段时间后，控制T1管截止，光照射到光电二极管上产生电子，并通过源跟随器T2放大输出；完成光电积分过程后，行选通管T3导通，信号被送往列总线上，经由列读取电路输出。

集成电路包括接口电路、时序控制电路、地址译码器(行地址译码器或列地址译码器)、移位寄存器(行移位寄存器或列移位寄存器)、模拟信号放大电路(或是模拟信号放大器)及模数转换电路(或是模数转换器)。

接口电路，用于将外部控制数据加载到芯片内存寄存器组。

时序控制电路，用于根据内部寄存器设置的数据产生像素单元的积分读取、复位等内部时序信号，并以脉冲信号的形式输出至对应的电路。

行地址译码器和行移位寄存器，主要用于产生像素阵列行选择所需的地址控制信号。首先将接收到的行起始地址信号通过相应的地址译码器进行译码，然后将所得数据输入移位寄存器，在时钟信号控制下实现地址的移位，产生新地址。

列地址译码器和列移位寄存器，主要用于产生像素阵列列选择所需的地址控制信号。首先将接收到的列起始地址信号通过相应的地址译码器进行译码，然后将所得数据输入移位寄存器，在时钟信号控制下实现地址的移位，产生新地址。

模拟信号放大电路，用于对由列总线读出的像素信号进行放大处理，并将放大后的像素信号输出至模数转换器。

模数转换电路，用于将像素信号转换成对应的数字信号，实现像素信号的数字化输出。

影像处理器集成于线路板上，用于对模数转换电路输出的数字信号进行预设处理得到影像数据。其中，预设处理可以包括AEC(自动曝光控制)、AGC(自动增益控制)、AWB(自动白平衡)、色彩校正、Lens Shading(镜头阴影校正)、Gamma校正、祛除坏点、Auto BlackLevel(自动黑电平校正)及Auto White Level(自动白电平校正)等等功能的处理。

驱动芯片集成于线路板上，用于驱动马达运行，以实现自动对焦。

输入输出接口电路集成于线路板上，用于接收影像处理器输出的影像数据，并按照设定格式对影像数据进行格式调整，输出格式调整后的影像数据供后续步骤使用。例如，在图像融合应用场景下，多摄系统中摄像头模组输出各个摄像头采集的格式调整后的影像数据至CPU，用于进行图像融合操作。

图2为本申请实施例提供的一种摄像头模组的截面示意图。如图2所示，该摄像头模组包括：具有至少两个感光区(221,222)的感光芯片220、模组支架230以及至少两个镜头组件(110,120)；所述感光芯片220焊接于线路板210上，且所述线路板210与所述模组支架230固定连接；所述模组支架230具有隔板240和镜头安装孔(231，232)，所述隔板240由所述镜头安装孔(231，232)所在的表面260向所述感光芯片220延伸设定距离，从而，通过所述隔板240将所述模组支架230分隔为至少两个腔体(270，280)，且所述隔板240与所述感光芯片220的间隙290中填充有不透光的黏合剂；至少两个镜头组件(110，120)设置于所述腔体(270，280)内，且穿过所述镜头安装孔(231，232)延伸至所述腔体(270，280)的外部。示例性的，该镜头组件(110，120)中镜头在感光芯片220上的正投影与感光区(221，222)重合，实现由镜头采集的光信号可以最大程度的转化为电信号。可以理解的是，镜头在感光芯220上的正投影也可以是与感光区220相交，并不限于完全重合。

图3为本申请实施例提供的一种摄像头模组的模组支架的结构示意图，如图3所示，模组支架230可以是一端开口，相对的另一端封闭的立方体，且封闭的端面310上具有两个不连通的镜头安装孔(311，312)。模组支架230开口的一端与线路板固定连接，用于覆盖住感光芯片以及集成于线路板上的影像处理器和输入输出电路等集成电路，从而保护内部的芯片和集成电路。镜头组件固定于该模组支架230上。例如，镜头组件可以由镜头安装孔(311，312)由腔体内部延伸至腔体的外部。

模组支架230内部设有隔板240。为了保护感光芯片，上述隔板不能与芯片进行接触。示例性的，该隔板240悬空设置于上述模组支架230内部，且该隔板240在感光芯片220上的正投影位于非感光区。由于该隔板240由模组支架230中镜头安装孔(311，312)所在表面向感光芯片220延伸时，并未接触感光芯片，即在隔板240与感光芯片220之间存在间隙320。在该间隙320中填充不透光的黏合剂，通过黏合剂固化使隔板240与感光芯片220结合为一体，从而，可以避免部分光线穿过该间隙被多个感光区采集，导致多个摄像头采集的光线相互干扰。其中，黏合剂又名胶黏剂，是将两种材料通过界面的粘附和内聚强度连接在一起的物质，对被粘结物的结构不会有显着的变化，并赋予胶结面以足够的强度。粘结具有良好的耐震动、耐疲劳性，应力分布均匀，密封性好等特性。需要说明的是，黏合剂的种类有很多种，可以根据实际使用需求选择不同的黏合剂，本申请并不作具体限定。例如，黏合剂可以是黑色的硅橡胶密封胶。又如，黏合剂可以是黑色的环氧树脂胶。

需要说明的是，由于镜筒与隔板的距离比较小，在自动对焦过程中，镜头在镜筒中上下移动会带动镜筒出现小幅度的晃动，从而向隔板输出应力，摄像头模组被使用一段时间后导致隔板容易出现疲劳，甚至因隔板损坏而影响拍摄效果。然而，本申请实施例中，由于固化后的黏合剂将隔板240与感光芯片结合为一体，提高隔板240的稳定性，可以有效地抑制隔板多次受自动对焦过程释放的应力影响而容易出现疲劳的问题。

需要说明的是，固化后的黏合剂在所述非感光区表面形成结合部，该结合部包裹该隔板。可选的，该结合部的纵截面呈现半圆形或半椭圆形等。如图2所示，黏合剂填充间隙290，在固化后，黏合剂包裹隔板240形成半球形的结合部250。这样设计使得隔板与感光芯片合为一体，且结合部不能透光，实现隔离不同摄像头采集的光线。

本申请实施例的摄像头模组还包括马达，如音圈马达，用于驱动镜头在镜筒内移动，实现自动对焦。可选的，该马达底部与感光芯片的距离大于隔板底部与感光芯片的距离，即马达的安装位置要高于隔板的底部，通过隔板隔离音圈马达的磁场，可以抑制音圈马达磁场间的干扰。

本实施例的技术方案提供一种摄像头模组，包括具有至少两个感光区的感光芯片、模组支架以及至少两个镜头组件；该感光芯片焊接于线路板上，且线路板与模组支架固定连接；该模组支架具有隔板和镜头安装孔，该隔板由镜头安装孔所在的表面向感光芯片延伸设定距离，将该模组支架分隔为至少两个腔体，且隔板与感光芯片的间隙中填充有不透光的粘合剂；至少两个镜头组件设置于该腔体内，且穿过镜头安装孔延伸至腔体的外部。通过采用上述技术方案，可以在同一感光芯片上设计并制备多个感光区以满足多摄系统的精度要求，改进了相关技术中在制备好摄像头模组后再进行模组级的装配构成多摄系统的方案，提高了多摄系统的装配精度。此外，隔板可以通过不透光的黏合剂与感光芯片粘接在一起，可以完全隔离模组支架的相邻的腔体，避免不同摄像头采集的光线互相干扰而影响影像效果，还可以提高隔板的稳定性，有效地抑制隔板多次受自动对焦过程释放的应力影响而容易出现疲劳的问题。

在一些实施例中，感光芯片包括至少两个行扫描电路、列读取电路、至少两个模拟信号放大器和至少两个模数转换器。至少两个行扫描电路按照串行工作方式输出行扫描信号，实现顺序扫描至少两个感光区。上述感光区可以共用一个列读取电路(如设置一个芯片级的列读取电路，将至少两个感光区的列总线连接在一起后再与该列读取电路电连接)，用于顺序读取感光区的列总线上的像素信号，并分别输出至对应的模拟信号放大器，通过模拟信号放大器对该像素信号进行放大处理。需要说明的是，可以通过开关管或开关电路实现部分集成电路的复用。

为了便于理解，以CMOS图像传感器为例介绍感光芯片的结构。图4为本申请实施例提供的一种感光芯片的结构框图。图4所示的感光芯片包括第一像素阵列402、第二像素阵列406，以及集成电路，其中，集成电路包括与第一像素阵列402电连接的第一行扫描电路401、列读取电路403及列选择电路404、与第二像素阵列406电连接的第二行扫描电路405；集成电路还包括第一模拟信号放大器407、第二模拟信号放大器408、第一模数转换器409、第二模数转换器410。其中，第一像素阵列402与第二像素阵列406的列总线对应连接，减少集成电路在感光芯片上的面积，从而可以缩小感光芯片的尺寸。列选择电路也可以不被共用，至少两个列选择电路分别与列读取电路电连接，在读取第一像素阵列402时，采用第一列选择电路控制列读取电路403的接通或断开与列总线的连接，在读取第二像素阵列406时，采用第二列选择电路控制列读取电路403的接通或断开与列总线的连接。其中，列总线411、列选择电路404和列读取电路403分别连接三极管或场效应管的三端。需要说明的是，对应连接的含义可以是第一像素阵列402的第一个列总线411与第二像素阵列406的第一个列总线411电连接，第一像素阵列402的第二个列总线411与第二像素阵列406的第二个列总线411电连接，第一像素阵列402的第三个列总线411与第二像素阵列406的第三个列总线411电连接，连接的方式可以是采用蚀刻工艺在衬底上形成列总线的电连接。根据需要还可以在衬底中列总线所在层的表面形成绝缘层，再在绝缘层上涂覆设定材料实现设定功能，本申请实施例并不作具体限定。

以共用列读取电路和列选择电路为例，说明感光芯片的信号采集过程。在检测到摄像头开启指令时，处理器(如CPU)输出控制信号至感光芯片的时序控制电路，以使时序控制电路输出扫描控制脉冲至第一行扫描电路401，以及，输出列选控制信号至列选择电路404。第一行扫描电路401按照扫描控制脉冲逐行输出行扫描信号至第一像素阵列402。列选择电路404按照列选控制信号选通待读取列的列总线411与列读取电路403。例如，扫描控制脉冲用于控制第一行扫描电路401在第一时间段向第一像素阵列的第一行输出行扫描信号，以实现与第一行的像素电连接的晶体管导通。时序控制电路控制列选择电路404按照设定时序先后接通列读取电路403与各个像素单元(第一像素阵列402)对应的列总线，逐个读取列总线上的像素信号，并将所述像素信号输出至第一模拟信号放大器409。在读取完第一行最后一列像素的像素信号后，向第二行输出扫描信号，以实现与第二行的像素电连接的晶体管导通，并逐个读取列总线上的像素信号。依此类推，直至读取完成第二像素阵列中最后一行最后一列像素的像素信号。

示例性的，对于图4所示的感光芯片，处理器(如CPU)输出控制信号至感光芯片的时序控制电路，以使时序控制电路输出扫描控制脉冲至第一行扫描电路401，控制第一行扫描电路401在第一时间段向第一像素阵列的第一行输出行扫描信号，实现先后读取第一像素阵列402中第一行的3个像素单元的像素信号；再读取第一像素阵列402中第二行的3个像素单元的像素信号，然后依次读取第三行及第四行中各个像素单元的像素信号。在读取第一像素阵列402中最后一行最后一列的一个像素单元的像素信号后，时序控制电路控制列选择电路404按照设定时序先后接通列读取电路403与第二像素阵列406中各个像素单元对应的列总线411，实现先后读取第二像素阵列406中第一行的3个像素单元的像素信号；再读取第二像素阵列406中第二行的3个像素单元的像素信号，然后依次读取第三行及第四行中各个像素单元的像素信号。列读取电路403每读出一个像素单元对应的像素信号均输出至对应的模拟信号放大器(如可以是与当前正在读取的像素阵列对应的模拟信号放大器，也可以是芯片级的模拟信号放大器)，以通过模拟信号放大器对像素信号进行放大处理。

列读取电路403分别与第一模拟信号放大器407和第二模拟信号放大器408电连接，顺序将像素信号输出至对应的模拟信号放大器。需要说明的是，所述感光芯片包括至少两个模拟信号放大器及开关电路；所述开关电路分别串联于所述模拟信号放大器与所述列读取电路之间，用于对与所述列读取电路接通的所述模拟信号放大器进行切换。

示例性的，第一开关电路412，串联于列读取电路403与第一模拟信号放大器407之间，并与时序控制电路电连接，用于在时序控制电路输出的设定脉冲信号的控制下导通或断开，实现在读取第一像素阵列402的时间段内接通列读取电路403与第一模拟信号放大器407，并在读取第二像素阵列406的时间段内断开列读取电路403与第一模拟信号放大器407的电连接。第二开关电路413，串联于列读取电路403和第二模拟信号放大器408之间，并与时序控制电路电连接，用于在时序控制电路输出的设定脉冲信号的控制下导通或断开，实现在读取第一像素阵列402的时间段内断开列读取电路403和第二模拟信号放大器408的电连接，并在读取第二像素阵列406的时间段内接通列读取电路403和第二模拟信号放大器408。

第一模拟信号放大器407与第一模数转换器409电连接，将放大后的像素信号输出至第一模数转换器409。第二模拟信号放大器408与第二模数转换器410电连接，将放大后的像素信号输出至第二模数转换器410。第一模数转换器409以及第二模数转换器410分别将像素信号对应的数字信号输出至各自对应的影像处理器，进行预设处理。

本申请实施例的技术方案提供一种感光芯片，包括采用蚀刻工艺使至少两个像素阵列的列总线对应电连接，列总线通过晶体管或场效应管分别与列选择电路和列读取电路电连接，实现两个像素阵列共用列选择电路和列读取电路。从而减少衬底上的电路，进而，可以减小感光芯片及摄像头模组的尺寸。或者，在保持感光芯片尺寸不变的基础上增加感光区域的面积，可以提高拍摄图像的质量。

在另一些实施例中，感光芯片包括至少两个行扫描电路、列读取电路、模拟信号放大器、至少两个开关电路和至少两个模数转换器。至少两个行扫描电路按照串行工作方式输出行扫描信号，实现顺序扫描至少两个感光区。上述感光区可以共用一个列读取电路及模拟信号放大器(如设置一个芯片级的列读取电路，将至少两个感光区的列总线连接在一起后再与该列读取电路电连接，并将列读取电路的输出端连接模拟信号放大器的输入端)。通过开关电路实现共用列读取电路及模拟信号放大器。示例性的模拟信号放大器与列读取电路串联，用于对所述像素信号进行放大处理，并将放大后的像素信号输出至对应的模数转换器；开关电路分别串联于所述模拟信号放大器与所述模数转换器之间，用于对与所述模拟信号放大器接通的所述模数转换器进行切换。

图5为本申请实施例提供的另一种感光芯片的结构示意图。图5所示的感光芯片包括第一像素阵列402、第二像素阵列406以及集成电路。其中，集成电路包括接口电路501、时序控制电路502、与第一像素阵列402电连接的第一行扫描电路503、列读取电路403及列选择电路404，与第二像素阵列406电连接的第二行扫描电路504；由于第一像素阵列402与第二像素阵列406的列总线411对应连接，第二像素阵列406也与列读取电路403及列选择电路404电连接；该集成电路还包括与列读取电路403串联的模拟信号放大器509、分别与模拟信号放大器509电连接的第一模数转换器409和第二模数转换器410，第三开关电路507串联于模拟信号放大器509与第一模数转换器409之间，第四开关电路508串联于模拟信号放大器509与第二模数转换器410之间。

接口电路501将外部控制数据加载到芯片内存寄存器组，时序控制电路502根据内部寄存器设置的数据产生像素单元的积分读取、复位等内部时序信号，并以脉冲信号的形式输出至对应的电路。第一行扫描电路(包括第一行地址译码器5031和第一行移位寄存器5032)分别与时序控制电路502和第一像素阵列402电连接，在时序控制电路502的控制下输出行扫描信号至第一像素阵列402，或者输出复位控制信号至第一复位控制电路505，可以分别实现行选择以及行复位功能。第二行扫描电路(包括第二行地址译码器5041和第二行移位寄存器5042)分别与时序控制电路502和第二像素阵列406电连接，在时序控制电路502的控制下输出行扫描信号至第二像素阵列406，或者输出复位控制信号至第二复位控制电路506，可以分别实现行选择以及行复位功能。第一复位控制电路505与第一像素阵列402连接，根据复位控制信号对当前行中的像素进行复位处理。其中，当前行是当前像素阵列中待读取的一行。第二复位控制电路506与第二像素阵列406电连接，根据复位控制信号对当前行中的像素进行复位处理。

为了便于理解，采用经典的相关双采样电路对一个像素单元进行采样和复位为例，举例说明通过相关双采样技术消除固定模式噪声的方式。图6为相关技术中经典的相关双采样电路的电路原理图。如图6所示，将像素单元包含的光电二极管用电流源I_ph、电容C_d和电阻R_d来等效模拟，复位开关为NMOS晶体管MR。NMOS管MLN和MIN构成源极跟随放大器，PMOS管MSR和MSHS是两个信号传输门，电容C_R和C_s构成两个采样电容，NMOS管MS1和MS2用来给采样电容清零。

图7为相关双采样电路的工作时序图。如图7所示，相关双采样电路的工作过程如下：

(1)采样复位信号Vr：时间t由0到t₀过程中，复位开关管MR在复位控制信号VR控制下导通，n点电位变为高电平，VX与VLN保持高电平；在t0时刻感光芯片开始曝光，n点电压通过源跟随器和传输门MSR，输出的复位信号Vr被采样到电容CR上。

(2)采样积分信号Vs：由t1到t2过程中，两传输门断开，不进行信号采样，由于光电流Iph的作用使n点处的积分电压逐渐下降。在t2时刻，传输门MSHS导通，此时n点电压通过源跟随器和传输门，输出的积分电压信号Vs被采样到电容CS上。

(3)在t3时刻，两个采样电容上的信号Vr和Vs做差，将该差值作为有效信号，通过列总线输出。

时序控制电路502控制列选择电路404按照设定时序先后接通列读取电路403与各个像素单元(第一像素阵列)对应的列总线411，通过列读取电路403顺序读取列总线上的像素信号，并将所述像素信号输出至模拟信号放大器509。在读取完第一行最后一列像素的像素信号后，向第二行输出扫描信号，以实现与第二行的像素电连接的场效应管导通，并逐个读取列总线上的像素信号。依此类推，直至读取完成第二像素阵列中最后一行最后一列像素的像素信号。

模拟信号放大器509与列读取电路403连接，顺序接收列读取电路403输出的像素信号，进行放大处理。

第三开关电路507在读取第一像素阵列的时间段内接通模拟信号放大器509与第一模数转换器409，并在读取第二像素阵列的时间段内断开模拟信号放大器509与第一模数转换器409的电连接。

第四开关电路508在读取第一像素阵列的时间段内断开模拟信号放大器509与第二模数转换器410的电连接，并在读取第二像素阵列406的时间段内接通模拟信号放大器509与第二模数转换器410。

第一模数转换器409或第二模数转换器410，接收模拟信号放大器509输出的像素信号，并将像素信号转化成数字信号，实现像素信号的数字化输出。

可以分别通过第一影像处理器及第二影像处理器对相应模数转换器输出的数字信号进行预设处理，得到影像数据，并通过各自对应的I/O接口根据后续操作所需的格式或规则对影像数据进行处理，输出处理后的具有一定格式/规则的影像数据。

本申请实施例的技术方案提供一种感光芯片，还包括相关双采样电路，基于相关双采样电路采集所述像素阵列中像素的积分信号及复位信号，计算所述积分信号与所述复位信号的差值，将所述差值输出至所述模拟信号放大器，可以有效地消除固定模式噪声。此外，至少两个像素阵列还共用模拟信号放大器，进一步减少衬底上的电路。

本申请实施例提供了一种电子设备，具有本申请实施例提供的摄像头模组。其中，电子设备可以为智能手机、PAD(平板电脑)、笔记本电脑及智能穿戴设备等具有摄像头的终端。以智能手机为例说明上述电子设备可能的结构。图8为本申请实施例提供的一种智能手机的结构框图。如图8所示，该智能手机可以包括：存储器801、中央处理器(CentralProcessing Unit，CPU)802(又称处理器，以下简称CPU)、外设接口803、RF(RadioFrequency，射频)电路805、音频电路806、扬声器811、触摸屏812、多摄系统813、电源管理芯片808、输入/输出(I/O)子系统809、其他输入/控制设备810以及外部端口804，这些部件通过一个或多个通信总线或信号线807来通信。

存储器801，所述存储器801可以被CPU802、外设接口803等访问，所述存储器801可以包括高速随机存取存储器，还可以包括非易失性存储器，例如一个或多个磁盘存储器件、闪存器件、或其他易失性固态存储器件。

外设接口803，所述外设接口803可以将设备的输入和输出外设连接到CPU802和存储器801。

I/O子系统809，所述I/O子系统809可以将设备上的输入输出外设，例如触摸屏812和其他输入/控制设备810，连接到外设接口803。I/O子系统809可以包括显示控制器8091和用于控制其他输入/控制设备810的一个或多个输入控制器8092。其中，一个或多个输入控制器8092从其他输入/控制设备810接收电信号或者向其他输入/控制设备810发送电信号，其他输入/控制设备810可以包括物理按钮(按压按钮、摇臂按钮等)、拨号盘、滑动开关、操纵杆、点击滚轮。值得说明的是，输入控制器8092可以与以下任一个连接：键盘、红外端口、USB接口以及诸如鼠标的指示设备。

触摸屏812，所述触摸屏812是用户终端与用户之间的输入接口和输出接口，将可视输出显示给用户，可视输出可以包括图形、文本、图标、视频等。

I/O子系统809中的显示控制器8091从触摸屏812接收电信号或者向触摸屏812发送电信号。触摸屏812检测触摸屏上的接触，显示控制器8091将检测到的接触转换为与显示在触摸屏812上的用户界面对象的交互，即实现人机交互，显示在触摸屏812上的用户界面对象可以是运行游戏的图标、联网到相应网络的图标等。值得说明的是，设备还可以包括光鼠，光鼠是不显示可视输出的触摸敏感表面，或者是由触摸屏形成的触摸敏感表面的延伸。

RF电路805，主要用于建立手机与无线网络(即网络侧)的通信，实现手机与无线网络的数据接收和发送。例如收发短信息、电子邮件等。具体地，RF电路805接收并发送RF信号，RF信号也称为电磁信号，RF电路805将电信号转换为电磁信号或将电磁信号转换为电信号，并且通过该电磁信号与通信网络以及其他设备进行通信。RF电路805可以包括用于执行这些功能的已知电路，其包括但不限于天线系统、RF收发机、一个或多个放大器、调谐器、一个或多个振荡器、数字信号处理器、CODEC(COder-DECoder，编译码器)芯片组、用户标识模块(Subscriber Identity Module，SIM)等等。

音频电路806，主要用于从外设接口803接收音频数据，将该音频数据转换为电信号，并且将该电信号发送给扬声器811。

扬声器811，用于将手机通过RF电路805从无线网络接收的语音信号，还原为声音并向用户播放该声音。

电源管理芯片808，用于为CPU802、I/O子系统及外设接口所连接的硬件进行供电及电源管理。

多摄系统813，包括多个后置摄像头模组和/或多个前置摄像头模组，用于获取目标对象的不同视角、不同景深等方面的影像数据，并通过外设接口803传输至存储器801进行存储，以备CPU802调用。由于多摄系统的多个感光区域在同一衬底上形成，且可以共用部分集成电路，从而，摄像头模组的尺寸比由分离式感光芯片制备的摄像头模组小，减少了多摄系统的体积。

应该理解的是，图示智能手机800仅仅是电子设备的一个范例，并且智能手机800可以具有比图中所示出的更多的或者更少的部件，可以组合两个或更多的部件，或者可以具有不同的部件配置。图中所示出的各种部件可以在包括一个或多个信号处理和/或专用集成电路在内的硬件、软件、或硬件和软件的组合中实现。

注意，上述仅为本申请的较佳实施例及所运用技术原理。本领域技术人员会理解，本申请不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本申请的保护范围。因此，虽然通过以上实施例对本申请进行了较为详细的说明，但是本申请不仅仅限于以上实施例，在不脱离本申请构思的情况下，还可以包括更多其他等效实施例，而本申请的范围由所附的权利要求范围决定。

Claims (10)

1.一种摄像头模组，其特征在于，包括：具有至少两个感光区的感光芯片、模组支架以及至少两个镜头组件；

所述感光芯片焊接于线路板上，且所述线路板与所述模组支架固定连接；

所述模组支架具有隔板和镜头安装孔，所述隔板由所述镜头安装孔所在的表面向所述感光芯片延伸设定距离，将所述模组支架分隔为至少两个腔体，且所述隔板与所述感光芯片的间隙中填充有不透光的黏合剂；

至少两个镜头组件设置于所述腔体内，且穿过所述镜头安装孔延伸至所述腔体的外部。

2.根据权利要求1所述的摄像头模组，其特征在于，所述镜头组件中镜头在所述感光芯片上的正投影与所述感光区重合。

3.根据权利要求2所述的摄像头模组，其特征在于，所述隔板悬空设置于所述模组支架内部，且所述隔板在所述感光芯片上的正投影位于非感光区。

4.根据权利要求1所述的摄像头模组，其特征在于，所述黏合剂固化后于所述感光芯片的非感光区形成包裹所述隔板的结合部。

5.根据权利要求1至4中任一项所述的摄像头模组，其特征在于，所述黏合剂包括黑色的硅橡胶密封胶或环氧树脂胶。

6.根据权利要求1所述的摄像头模组，其特征在于，采用蚀刻工艺使至少两个感光区的列总线对应电连接；

所述感光芯片包括列读取电路，所述列读取电路分别与至少两个感光区电连接，用于顺序读取感光区中列总线上的像素信号。

7.根据权利要求6所述的摄像头模组，其特征在于，所述感光芯片包括至少两个行扫描电路，至少两个行扫描电路按照串行工作方式输出行扫描信号，实现顺序扫描至少两个感光区。

8.根据权利要求6或7所述的摄像头模组，其特征在于，所述感光芯片包括至少两个模拟信号放大器及开关电路；

所述开关电路分别串联于所述模拟信号放大器与所述列读取电路之间，用于对与所述列读取电路接通的所述模拟信号放大器进行切换。

9.根据权利要求6或7所述的摄像头模组，其特征在于，所述感光芯片包括模拟信号放大器及至少两个开关电路；

所述模拟信号放大器与所述列读取电路串联，用于对所述像素信号进行放大处理，并将放大后的像素信号输出至对应的模数转换器；

所述开关电路分别串联于所述模拟信号放大器与所述模数转换器之间，用于对与所述模拟信号放大器接通的所述模数转换器进行切换。

10.一种电子设备，其特征在于，所述电子设备具有如权利要求1至9中任一项所述的摄像头模组。