CN208509103U - 一种感光芯片、摄像头模组及电子设备 - Google Patents

Abstract

本申请实施例公开了一种感光芯片、摄像头模组及电子设备。该感光芯片包括集成电路和位于衬底上的至少两个像素阵列；所述集成电路包括模拟信号放大器，所述至少两个像素阵列复用所述模拟信号放大器。采用本申请实施例的技术方案，以同一晶圆作为衬底，在该衬底上设计并形成多摄系统的感光芯片，通过多个像素阵列复用模拟信号放大器，可以减少衬底上的电路，进而，可以减小感光芯片及摄像头模组的尺寸。

Description

一种感光芯片、摄像头模组及电子设备

技术领域

本申请实施例涉及半导体器件技术，尤其涉及一种感光芯片、摄像头模组及电子设备。

背景技术

具有多个摄像头模组的电子设备能够分别控制不同的摄像头执行不同功能，从而使得通过摄像头捕捉的画面具有更多内容且更加清晰，成像更加精致、色彩更加鲜艳。

然而，相关技术中具有多个摄像头模组的多摄系统通常是将多个摄像头模组通过支架组装得到的。如图1所示，通过支架130将第一摄像头模组10和第二摄像头模组20装配成多摄系统。每个摄像头模组包括感光芯片(140，150)及镜头组件(110，120)，其中，镜头组件(110，120)包括镜头、镜座和马达。感光芯片(140，150)焊接于线路板160上，且感光芯片(140，150)上的成像区(141，151)位于镜头(110，120)的垂直投影区域。由于采用模组级别的组装方式，可能无法满足模组间位置的生产、标定精度要求。如双目测距、图像融合等场景，微小的距离或角度的偏差都会对最终结果造成较大的偏差。

实用新型内容

本申请实施例提供一种感光芯片、摄像头模组及电子设备，可以优化相关技术中的多摄系统的设计方案。

第一方面，本申请实施例提供了一种感光芯片，包括集成电路和位于衬底上的至少两个像素阵列；所述集成电路包括模拟信号放大器，所述至少两个像素阵列复用所述模拟信号放大器。

第二方面，本申请实施例还提供了一种摄像头模组，该摄像头模组包括如上述第一方面所述的感光芯片。

第三方面，本申请实施例还提供了一种电子设备，该电子设备具有如上述第二方面所述的摄像头模组。

本申请实施例提供一种感光芯片方案，包括集成电路和位于衬底上的至少两个像素阵列；所述集成电路包括模拟信号放大器，所述至少两个像素阵列复用所述模拟信号放大器。通过本申请实施例的技术方案，以同一晶圆作为衬底，在该衬底上设计并形成多摄系统的感光芯片，实现在通过半导体制造感光芯片的阶段完成多摄系统的感光区的位置标定，提高了多摄系统的装配精度。另外，该感光芯片具有多摄系统要求的数目的像素阵列，且多个像素阵列复用模拟信号放大器，从而减少衬底上的电路，进而，可以减小感光芯片及摄像头模组的尺寸。同时，至少两个像素阵列共用一个模拟信号放大电路，可以提高影像效果的一致性，避免因模拟信号放大电路存在差异导致最终输出的影像效果存在差异的情况，节省调整影像效果使效果一致的时间，从而，缩短了影像数据的处理时间。

附图说明

图1为传统的双摄系统的结构示意图；

图2是本申请实施例提供的一种感光芯片的结构框图；

图3是本申请实施例提供的另一种感光芯片的结构框图；

图4是相关技术中经典的相关双采样电路的电路原理图；

图5是相关双采样电路的工作时序图；

图6是本申请实施例提供的一种感光芯片的结构框图；

图7是本申请实施例提供的一种摄像头模组的结构示意图；

图8是本申请实施例提供的一种智能手机的结构框图。

具体实施方式

下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本申请，而非对本申请的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本申请相关的部分而非全部结构。

需要说明的是，由于半导体技术和工艺水平的不断提高，图像传感器(ImageSensor)作为视觉信息获取的一种基础器件，因其能实现信息的获取、转换和视觉功能的扩展，给出直观、多层次、内容丰富的可视图像信息，而具有越来越广泛的应用。相关技术中应用最为广泛的固体图像传感器主要包括电荷耦合器件(CCD)图像传感器和互补金属氧化物半导体(CMOS)图像传感器。本申请实施例的感光芯片可以是上述两种类型的图像传感器。

该感光芯片的半导体衬底上具有至少两个像素阵列，以及实现感光芯片功能的集成电路。该集成电路包括模拟信号放大器(即可以认为是可以实现信号放大的模拟信号放大电路)，上述至少两个像素阵列复用该模拟信号放大电路。需要说明的是，本申请实施例中按照设定时序对至少两个像素阵列进行顺序读取，且对每个像素阵列采用逐行扫描逐列读取的方式，由此保证由第一像素阵列内所有像素点对应的像素信号均被读取后才读取第二像素阵列内的像素信号。将该像素信号输出至模拟信号放大电路进行信号放大后，再输出至模数转换器。需要说明的是，像素阵列，为影像的成像区，含有x*y(行*列)成像像素点，每个像素点均具有感光能力，可以将光信号转换为对应的模拟电子信号。

集成电路包括行扫描电路，像素阵列通过开关管(三极管或场效应管)与该行扫描电路电连接，输出行扫描信号至该像素阵列。可以理解的是，行扫描电路的数量可以与像素阵列的数量相同，第一行扫描电路与第一像素阵列电连接，第二行扫描电路与第二像素阵列电连接，……，第n行扫描电路与第n像素阵列电连接，其中，n的取值由多摄系统的像素阵列的数量确定。可选的，上述至少两个行扫描电路按照串行工作方式输出行扫描信号，实现顺序扫描至少两个像素阵列。

需要说明的是，可以采用半导体器件制备工艺在同一晶圆上形成多个感光芯片，并逐个进行切割。其中，感光芯片包括至少两个像素阵列及对应的集成电路。可以避免相关技术中多摄系统模组级装配难度大、难调试的问题。相关技术中，多摄系统的摄像头模组为多个感光芯片对应多个镜头，每个摄像头具有各自独立的功能、相互之间没有功能共用部分，由于芯片是分别位于各自的线路板上，每个芯片的放置角度、倾斜度均有差异，会增加后续装备及调试的难度。

为了便于理解，以CMOS图像传感器为例介绍感光芯片的结构。图2是本申请实施例提供的一种感光芯片的结构框图。图2所示的感光芯片包括第一像素阵列202、第二像素阵列206，以及集成电路，其中，集成电路包括与第一像素阵列202电连接的第一行扫描电路201及第一列读取电路203、与第二像素阵列206电连接的第二行扫描电路205及第二列读取电路206、模拟信号放大器209、第一模数转换器210及第二模数转换器211。第一列读取电路203与第二列读取电路207均与模拟信号放大器209电连接，用于顺序读取像素阵列中列总线上的像素信号，并将该像素信号输出至该模拟信号放大器209。模拟信号放大器209分别与第一模数转换器210及第二模数转换器211电连接。第一模数转换器210与第一影像处理器电连接，第一影像处理器与第一I/O接口电连接。第二模数转换器211与第二影像处理器213电连接，第二影像处理器与第二I/O接口电连接。其中，第一影像处理器、第一I/O接口、第二影像处理器与第二I/O接口可以集成于线路板上。

在检测到摄像头开启指令时，处理器(如CPU)输出控制信号至感光芯片的时序控制电路，以使时序控制电路输出扫描控制脉冲至第一行扫描电路201，以及，输出列选控制信号至第一列选择电路204。第一行扫描电路201按照扫描控制脉冲逐行输出行扫描信号至第一像素阵列202。第一列选择电路204，用于按照列选控制信号选通待读取列的列总线216与第一列读取电路203。其中，扫描控制脉冲用于控制第一行扫描电路201在第一时间段向第一像素阵列的第一行输出行扫描信号，以实现与第一行的像素电连接的场效应管导通，且在该第一时间段内，列选控制信号用于控制第一列选择电路204输出导通信号至列总线与第一列读取电路203之间的场效应管，以分别接通各个场效应管，实现逐个读取列总线上的像素信号，并将所述像素信号输出至模拟信号放大器209。在读取完第一行最后一列像素的像素信号后，向第二行输出扫描信号，以实现与第二行的像素电连接的场效应管导通，并逐个读取列总线上的像素信号。依此类推，直至读取完成第一像素阵列中最后一行最后一列像素的像素信号。

在读取完成第一像素阵列中最后一行最后一列像素的像素信号后，时序控制电路输出扫描控制脉冲至第二行扫描电路205，以及，输出列选控制信号至第二列选择电路208。第二行扫描电路205按照扫描控制脉冲逐行输出行扫描信号至第二像素阵列206。第二列选择电路208，用于根据列选控制信号选通待读取的一列的列总线216与第二列读取电路207。其中，扫描控制脉冲用于控制第二行扫描电路205在第二时间段向第二像素阵列的第一行输出行扫描信号，以实现与第一行的像素电连接的场效应管导通，且在该第二时间段内，列选控制信号用于控制第二列选择电路208输出导通信号至列总线与第二列读取电路207之间的场效应管，以分别接通各个场效应管，实现逐个读取列总线上的像素信号，并将所述像素信号输出至模拟信号放大器209。在读取完第一行最后一列像素的像素信号后，向第二行输出扫描信号，以实现与第二行的像素电连接的场效应管导通，并逐个读取列总线上的像素信号。依此类推，直至读取完成第二像素阵列中最后一行最后一列像素的像素信号。

模拟信号放大器209，用于对所述像素信号进行放大处理，并将放大后的像素信号输出至对应的模数转换器。需要说明的是，模数转换器的数量可以与像素阵列的数量相同，在模拟信号放大器209与各个模数转换器之间分别串联开关电路，该开关电路可以对与模拟信号放大器209接通的模数转换器进行切换。示例性的，在模拟信号放大器209与第一模数转换器210之间串联第一开关电路(如可以是晶体管、场效应管)，用于在第一像素阵列的读取过程中接通模拟信号放大器209与第一模数转换器210。此外，在模拟信号放大器209与第二模数转换器211之间串联第二开关电路，用于在第二像素阵列的读取过程中接通模拟信号放大器209与第二模数转换器211。

第一模数转换器210，接收模拟信号放大器209输出的放大后的第一像素阵列对应的像素信号，将该放大后的像素信号转化成数字信号，输出至与第一模数转换器210电连接的第一影像处理器。

第二模数转换器211，接收模拟信号放大器209输出的放大后的第二像素阵列对应的像素信号，将该放大后的像素信号转化成数字信号，输出至与第二模数转换器211电连接的第二影像处理器。

第一影像处理器，接收第一模数转换器210输出的数字信号，按照感光芯片的芯片定义功能对数字信号进行预设处理，处理后的影像数据依照一定格式或规范通过第一I/O接口输出至后端平台。需要说明的是，对数字信号的预设处理包括AEC(自动曝光控制)、AGC(自动增益控制)、AWB(自动白平衡)、色彩校正、Lens Shading(镜头阴影校正)、Gamma校正、祛除坏点、Auto Black Level(自动黑电平校正)及Auto White Level(自动白电平校正)等等功能的处理。

第二影像处理器，接收第二模数转换器211输出的数字信号，按照感光芯片的芯片定义功能对数字信号进行预设处理，处理后的影像数据依照一定格式或规范通过第二I/O接口输出至后端平台。

本申请实施例的技术方案提供一种感光芯片，包括集成电路和位于衬底上的至少两个像素阵列；所述集成电路包括模拟信号放大器，所述至少两个像素阵列复用所述模拟信号放大器。通过本申请实施例的技术方案，以同一晶圆作为衬底，在该衬底上设计并形成多摄系统的感光芯片，实现在通过半导体制造感光芯片的阶段完成多摄系统的位置标定，提高了多摄系统的装配精度。另外，该感光芯片具有多摄系统要求的数目的像素阵列，且多个像素阵列复用模拟信号放大器，从而减少衬底上的电路，进而，可以减小感光芯片及摄像头模组的尺寸。同时，至少两个像素阵列共用一个模拟信号放大电路，可以提高影像效果的一致性，避免因模拟信号放大电路存在差异导致最终输出的影像效果存在差异的情况，节省调整影像效果使效果一致的时间，从而，缩短了影像数据的处理时间。

图3是本申请实施例提供的另一种感光芯片的结构框图。图3所示的感光芯片的集成电路还包括相关双采样电路，该相关双采样电路包括第一复位控制电路305和第二复位控制电路306，用于在接收到复位信号后分别对第一像素阵列202中的像素以及第二像素阵列204中的像素进行复位。这样设计的好处在于采集像素的复位以及像素积分后的积分信号，计算积分信号与复位信号的差值并输出至模拟信号放大器，通过相关双采样技术消除固定模式噪声(包括列固定模式操作及像素固定模式噪声)。其中，由于制作工艺精确度的限制，每一列读出电路读出的像素信号会存在一定的误差偏移量，这个偏移量被称为列固定模式噪声。此外，像素与像素之间也存在着制作工艺误差带来的差异，被称为像素固定模式噪声。

示例性的，感光芯片包括第一像素阵列202、第二像素阵列206以及集成电路。该集成电路包括：

接口电路301，用于将外部控制数据加载到芯片内存寄存器组。

时序控制电路302，用于根据内部寄存器设置的数据产生像素单元的积分读取、复位等内部时序信号，并以脉冲信号的形式输出至对应的电路。

第一行扫描电路(包括第一行地址译码器3031和第一行移位寄存器3032)分别与时序控制电路302和第一像素阵列202电连接，用于在时序控制电路302的控制下输出行扫描信号至第一像素阵列202，或者输出复位控制信号至第一复位控制电路305，可以分别实现行选择以及行复位功能。

第二行扫描电路(包括第二行地址译码器3041和第二行移位寄存器3042)分别与时序控制电路302和第二像素阵列206电连接，用于在时序控制电路302的控制下输出行扫描信号至第二像素阵列206，或者输出复位控制信号至第二复位控制电路306，可以分别实现行选择以及行复位功能。

第一复位控制电路305与第一像素阵列202电连接，用于根据复位控制信号对当前行中的像素进行复位处理。其中，当前行是当前像素阵列中待读取的一行。

第二复位控制电路306与第二像素阵列206电连接，用于根据复位控制信号对当前行中的像素进行复位处理。

为了便于理解，采用经典的相关双采样电路对一个像素单元进行采样和复位为例，举例说明通过相关双采样技术消除固定模式噪声的方式。图4是相关技术中经典的相关双采样电路的电路原理图。如图4所示，将像素单元包含的光电二极管用电流源I_ph、电容C_d和电阻R_d来等效模拟，复位开关为NMOS晶体管MR。NMOS管MLN和MIN构成源极跟随放大器，PMOS管MSR和MSHS是两个信号传输门，电容C_R和C_s构成两个采样电容，NMOS管MS1和MS2用来给采样电容清零。

图5是相关双采样电路的工作时序图。如图5所示，相关双采样电路的工作过程如下：

(1)采样复位信号Vr：时间t由0到t₀过程中，复位开关管MR在复位控制信号VR控制下导通，n点电位变为高电平，VX与VLN保持高电平；在t0时刻感光芯片开始曝光，n点电压通过源跟随器和传输门MSR，输出的复位信号Vr被采样到电容CR上。

(2)采样积分信号Vs：由t1到t2过程中，两传输门断开，不进行信号采样，由于光电流Iph的作用使n点处的积分电压逐渐下降。在t2时刻，传输门MSHS导通，此时n点电压通过源跟随器和传输门，输出的积分电压信号Vs被采样到电容CS上。

(3)在t3时刻，两个采样电容上的信号Vr和Vs做差，将该差值作为有效信号，通过列总线输出。

第一列读取电路203，用于读取第一像素阵列202的列总线上的像素信号对应的有效信号。

第一列选择电路204(包括第一列移位寄存器2041和第一列地址译码器2042)，分别与时序控制电路302和第一列读取电路203电连接，用于在时序控制电路302的控制下输出列选控制信号，以根据列选控制信号接通第一列读取电路203与列总线。

第二列读取电路207，用于读取第二像素阵列206的列总线上的像素信号对应的有效信号。

第二列选择电路208(包括第二列移位寄存器2081和第二列地址译码器2082)，分别与时序控制电路302和第二列读取电路208电连接，用于在时序控制电路302的控制下输出列选控制信号，以根据列选控制信号接通第二列读取电路208与列总线。

模拟信号放大器209，用于对所述像素信号进行放大处理，并将放大后的像素信号输出至对应的模数转换器。

第一开关电路309，串联于模拟信号放大器209和第一模数转换器210之间，并与时序控制电路302电连接，用于在时序控制电路302输出的设定脉冲信号的控制下导通或断开，实现在读取第一像素阵列202的时间段内接通模拟信号放大器209与第一模数转换器210，并在读取第二像素阵列206的时间段内断开模拟信号放大器209与第一模数转换器210的电连接。

第二开关电路310，串联于模拟信号放大器209和第二模数转换器211之间，并与时序控制电路302电连接，用于在时序控制电路302输出的设定脉冲信号的控制下导通或断开，实现在读取第一像素阵列202的时间段内断开模拟信号放大器209与第二模数转换器211的电连接，并在读取第二像素阵列206的时间段内接通模拟信号放大器209与第二模数转换器211。

第一模数转换器210与第二模数转换器211在各自对应的时间段内与模拟信号放大器209接通。接收模拟信号放大器209输出的像素信号，并将像素信号转化成数字信号，实现像素信号的数字化输出。

可以分别通过第一影像处理器及第二影像处理器对相应模数转换器输出的数字信号进行预设处理，得到影像数据，并通过各自对应的I/O接口根据后续操作所需的格式或规则对影像数据进行处理，输出处理后的具有一定格式/规则的影像数据。需要说明的是，第一影像处理器及第二影像处理器可以集成于感光芯片，例如，第一影像处理器与第一模数转换器210电连接，接收第一模数转换器210输出的对应于第一像素阵列采集的数字信号，对数字信号进行预设处理得到影像数据，并输出至第一I/O接口电路。第二影像处理器与第二模数转换器211电连接，接收第二模数转换器211输出的对应于第二像素阵列采集的数字信号，对数字信号进行预设处理得到影像数据，并输出至第二I/O接口电路。可选的，第一影像处理器及第二影像处理器还可以是集成于线路板上的独立芯片。

本申请实施例的技术方案提供一种感光芯片，还包括相关双采样电路，基于相关双采样电路采集所述像素阵列中像素的积分信号及复位信号，计算所述积分信号与所述复位信号的差值，将所述差值输出至所述模拟信号放大器，可以有效地消除固定模式噪声。

图6是本申请实施例提供的又一种感光芯片的结构框图。如图6所示，该感光芯片200中，第一像素阵列202与第二像素阵列206的列总线对应连接，所述至少两个像素阵列复用列选择电路650及列读取电路660。需要说明的是，对应连接的含义可以是第一像素阵列202的第一个列总线216与第二像素阵列206的第一个列总线216电连接，第一像素阵列202的第二个列总线216与第二像素阵列206的第二个列总线216电连接，第一像素阵列202的第3个列总线216与第二像素阵列206的第3个列总线216电连接，连接的方式可以是采用蚀刻工艺在衬底上形成列总线的电连接。列总线216、列选择电路650和列读取电路660分别连接三极管或场效应管的三端。时序控制电路控制列选择电路650按照设定时序先后接通列读取电路660与各个像素单元(第一像素阵列202)对应的列总线，实现先后读取第一像素阵列202中第一行的3个像素单元的像素信号；再读取第一像素阵列202中第二行的3个像素单元的像素信号，然后依次读取第三行及第四行中各个像素单元的像素信号。在读取第一像素阵列202中最后一行最后一列的一个像素单元的像素信号时，时序控制电路控制列选择电路650按照设定时序先后接通列读取电路660与各个像素单元(第二像素阵列206)对应的列总线216，实现先后读取第二像素阵列206中第一行的3个像素单元的像素信号；再读取第二像素阵列206中第二行的3个像素单元的像素信号，然后依次读取第三行及第四行中各个像素单元的像素信号。列读取电路660每读出一个像素单元对应的像素信号均输出至模拟信号放大器209，以通过模拟信号放大器209对像素信号进行放大处理。然后，将放大后的模拟信号分别输入对应的模数转换器，得到对应的数字信号。由于感光芯片与影像处理器电连接，可以分别通过第一影像处理器610及第二影像处理器620对相应模数转换器输出的数字信号进行图像处理，得到影像数据，并通过I/O接口电路(包括第一I/O接口电路630以及第二I/O接口电路640)根据后续操作所需的格式或规则对影像数据进行处理，输出处理后的具有一定格式/规则的影像数据。

可选的，至少两个像素阵列复用I/O接口电路，第一影像处理器610和第二影像处理器620均与模数转换器电连接，用于对输入的数字信号进行预设处理，得到影像数据，并为所述影像数据增加阵列标识；输入输出接口(即I/O接口电路)与所述影像处理器电连接，用于按照设定格式分别对所述影像数据进行格式调整，并输出格式调整后的影像数据和阵列标识。例如，第一影像处理器610对第一模数转换器210输出的数字信号进行图像处理，得到影像处理，为该影像处理添加阵列标识，以表示该影像数据根据由第一像素阵列202读取的像素信号确定。第二影像处理器620对第二模数转换器211输出的数字信号进行图像处理，得到影像处理，为该影像处理添加阵列标识，以表示该影像数据根据由第二像素阵列206读取的像素信号确定。这样设置的好处在于，通过第一影像处理器610及第二影像处理器620还可以共用一个I/O接口电路，可以进一步减小芯片尺寸。

本申请实施例的技术方案提供一种感光芯片，包括采用蚀刻工艺使至少两个像素阵列的列总线对应电连接，列总线通过晶体管或场效应管分别与列选择电路和列读取电路电连接，实现两个像素阵列共用列选择电路和列读取电路。从而减少衬底上的电路，进而，可以减小感光芯片及摄像头模组的尺寸。或者，在保持感光芯片尺寸不变的基础上增加感光区域的面积，可以提高拍摄图像的质量。

本申请实施例还提供一种摄像头模组，包括如上述实施例提供的感光芯片，实现通过具有多个感光区域的一块感光芯片构成多摄系统。该摄像头模组可以包括具有上述实施例提供的感光芯片的多个后置摄像头模组和/或多个前置摄像头模组。该摄像头模组包括：

具有上述实施例记载结构的感光芯片，该感光芯片焊接于线路板上。其中，至少两个像素阵列(即成像区)，由于半导体制程的精度远远高于模组制程精度，在同一衬底上制备两个或多个像素阵列形成多个感光区域，可以将芯片平整度、至少两个感光区域的相对偏差、相对倾斜角等角度由毫米级提高至微米级。

镜头，与该感光芯片的像素阵列的数量一致。多个透镜通过镜座固定形成镜头，镜头、镜座与音圈马达构成镜头组件，镜头组件通过支架固定于线路板上构成多摄系统。需要说明的是，多摄系统可以是由多个后置摄像头模组和/或多个前置摄像头模组构成的拍摄系统。

影像处理器，与所述感光芯片电连接；可选的，影像处理器是与模数转换器电连接，用于对输入的数字信号进行预设处理，得到影像数据，并为所述影像数据增加阵列标识。

输入输出接口，与影像处理器电连接，用于按照设定格式分别对所述影像数据进行格式调整，并输出格式调整后的影像数据和阵列标识。

图7是本申请实施例提供的一种摄像头模组的结构示意图。如图7所示，该摄像头模组包括：第一镜头组件710、第二镜头组件720、支架730及感光芯片740。其中，第一镜头组件710包括第一镜头、第一镜座和第一马达，实现第一镜头在第一马达的带动下在第一镜筒中滑动，以调节焦距；第二镜头组件720包括第二镜头、第二镜座和第二马达，实现第二镜头在第二马达的带动下在第二镜筒中滑动，以调节焦距。感光芯片740包括第一像素阵列741和第二像素阵列742，其电路结构如上述实施例所示，此处不再赘述。且感光芯片740焊接于线路板750上，线路板750的尺寸大于感光芯片740的尺寸，支架730与线路板750固定连接，构成摄像头模组的封装结构。

可选的，第一镜头组件710还包括第一红外滤光片，用于滤除通过第一镜头采集的红外光信号。第二镜头组件720还包括第二红外滤光片，用于滤除通过第二镜头采集的红外光信号。

可选的，第一红外滤光片还可以与第一镜头组件710分离设置，第二红外光滤光片还可以与第二镜头组件720分离设置。

本申请实施例还提供一种电子设备，具有本申请实施例提供的摄像头模组。其中，电子设备可以为智能手机、PAD(平板电脑)、笔记本电脑及智能穿戴设备等具有摄像头的终端。以智能手机为例说明电子设备的结构，图8是本申请实施例提供的一种智能手机的结构框图。如图8所示，该智能手机可以包括：存储器801、中央处理器(Central ProcessingUnit，CPU)802(又称处理器，以下简称CPU)、外设接口803、RF(Radio Frequency，射频)电路805、音频电路806、扬声器811、触摸屏812、多摄系统813、电源管理芯片808、输入/输出(I/O)子系统809、其他输入/控制设备810以及外部端口804，这些部件通过一个或多个通信总线或信号线807来通信。

存储器801，所述存储器801可以被CPU802、外设接口803等访问，所述存储器801可以包括高速随机存取存储器，还可以包括非易失性存储器，例如一个或多个磁盘存储器件、闪存器件、或其他易失性固态存储器件。

外设接口803，所述外设接口803可以将设备的输入和输出外设连接到CPU802和存储器801。

I/O子系统809，所述I/O子系统809可以将设备上的输入输出外设，例如触摸屏812和其他输入/控制设备810，连接到外设接口803。I/O子系统809可以包括显示控制器8091和用于控制其他输入/控制设备810的一个或多个输入控制器8092。其中，一个或多个输入控制器8092从其他输入/控制设备810接收电信号或者向其他输入/控制设备810发送电信号，其他输入/控制设备810可以包括物理按钮(按压按钮、摇臂按钮等)、拨号盘、滑动开关、操纵杆、点击滚轮。值得说明的是，输入控制器8092可以与以下任一个连接：键盘、红外端口、USB接口以及诸如鼠标的指示设备。

触摸屏812，所述触摸屏812是用户终端与用户之间的输入接口和输出接口，将可视输出显示给用户，可视输出可以包括图形、文本、图标、视频等。

I/O子系统809中的显示控制器8091从触摸屏812接收电信号或者向触摸屏812发送电信号。触摸屏812检测触摸屏上的接触，显示控制器8091将检测到的接触转换为与显示在触摸屏812上的用户界面对象的交互，即实现人机交互，显示在触摸屏812上的用户界面对象可以是运行游戏的图标、联网到相应网络的图标等。值得说明的是，设备还可以包括光鼠，光鼠是不显示可视输出的触摸敏感表面，或者是由触摸屏形成的触摸敏感表面的延伸。

RF电路805，主要用于建立手机与无线网络(即网络侧)的通信，实现手机与无线网络的数据接收和发送。例如收发短信息、电子邮件等。具体地，RF电路805接收并发送RF信号，RF信号也称为电磁信号，RF电路805将电信号转换为电磁信号或将电磁信号转换为电信号，并且通过该电磁信号与通信网络以及其他设备进行通信。RF电路805可以包括用于执行这些功能的已知电路，其包括但不限于天线系统、RF收发机、一个或多个放大器、调谐器、一个或多个振荡器、数字信号处理器、CODEC(COder-DECoder，编译码器)芯片组、用户标识模块(Subscriber Identity Module，SIM)等等。

音频电路806，主要用于从外设接口803接收音频数据，将该音频数据转换为电信号，并且将该电信号发送给扬声器811。

扬声器811，用于将手机通过RF电路805从无线网络接收的语音信号，还原为声音并向用户播放该声音。

电源管理芯片808，用于为CPU802、I/O子系统及外设接口所连接的硬件进行供电及电源管理。

多摄系统813，包括多个后置摄像头模组和/或多个前置摄像头模组，用于获取目标对象的不同视角、不同景深等方面的影像数据，并通过外设接口803传输至存储器801进行存储，以备CPU802调用。由于多摄系统的多个感光区域在同一衬底上形成，且可以共用部分集成电路，从而，摄像头模组的尺寸比由分离式感光芯片制备的摄像头模组小，减少了多摄系统的体积。

应该理解的是，图示智能手机800仅仅是电子设备的一个范例，并且智能手机800可以具有比图中所示出的更多的或者更少的部件，可以组合两个或更多的部件，或者可以具有不同的部件配置。图中所示出的各种部件可以在包括一个或多个信号处理和/或专用集成电路在内的硬件、软件、或硬件和软件的组合中实现。

注意，上述仅为本申请的较佳实施例及所运用技术原理。本领域技术人员会理解，本申请不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本申请的保护范围。因此，虽然通过以上实施例对本申请进行了较为详细的说明，但是本申请不仅仅限于以上实施例，在不脱离本申请构思的情况下，还可以包括更多其他等效实施例，而本申请的范围由所附的权利要求范围决定。

Claims (10)

1.一种感光芯片，包括集成电路和位于衬底上的至少两个像素阵列；其特征在于，所述集成电路包括模拟信号放大器，所述至少两个像素阵列复用所述模拟信号放大器。

2.根据权利要求1所述的感光芯片，其特征在于，所述集成电路还包括至少两个行扫描电路，至少两个行扫描电路按照串行工作方式输出行扫描信号，实现顺序扫描至少两个像素阵列。

3.根据权利要求1所述的感光芯片，其特征在于，所述集成电路还包括至少两个列读取电路；

所述至少两个列读取电路均与所述模拟信号放大器电连接，用于顺序读取像素阵列中列总线上的像素信号，并将所述像素信号输出至所述模拟信号放大器；

所述模拟信号放大器，用于对所述像素信号进行放大处理，并将放大后的像素信号输出至对应的模数转换器。

4.根据权利要求3所述的感光芯片，其特征在于，所述列读取电路包括相关双采样电路，用于采集所述像素阵列中像素的积分信号及复位信号，计算所述积分信号与所述复位信号的差值，将所述差值输出至所述模拟信号放大器。

5.根据权利要求3所述的感光芯片，其特征在于，所述模数转换器的数量与像素阵列的数量相同；

以及，所述集成电路还包括开关电路，所述开关电路串联于所述模拟信号放大器与所述模数转换器之间，用于对与所述模拟信号放大器接通的所述模数转换器进行切换。

6.根据权利要求5所述的感光芯片，其特征在于，所述集成电路还包括时序控制电路，所述时序控制电路与所述开关电路电连接，用于基于至少两个像素阵列的读取顺序以及每个像素阵列的读取时间生成开关脉冲，分别输出所述开关脉冲至所述开关电路，以控制所述开关电路导通或断开。

7.根据权利要求1所述的感光芯片，其特征在于，采用蚀刻工艺使至少两个像素阵列的列总线对应电连接，所述至少两个像素阵列复用列读取电路。

8.一种摄像头模组，其特征在于，包括如权利要求1至7中任一项所述的感光芯片。

9.根据权利要求8所述的摄像头模组，其特征在于，包括与所述感光芯片电连接的影像处理器及与所述影像处理器电连接的输入输出接口，且所述感光芯片的至少两个像素阵列复用所述输入输出接口；

所述影像处理器与模数转换器电连接，用于对输入的数字信号进行预设处理，得到影像数据，并为所述影像数据增加阵列标识；

所述输入输出接口，用于按照设定格式分别对所述影像数据进行格式调整，并输出格式调整后的影像数据和阵列标识。

10.一种电子设备，其特征在于，所述电子设备具有如权利要求8或9所述的摄像头模组。