CN208461685U - 一种新型栅级驱动电路装置 - Google Patents
一种新型栅级驱动电路装置 Download PDFInfo
- Publication number
- CN208461685U CN208461685U CN201821045113.3U CN201821045113U CN208461685U CN 208461685 U CN208461685 U CN 208461685U CN 201821045113 U CN201821045113 U CN 201821045113U CN 208461685 U CN208461685 U CN 208461685U
- Authority
- CN
- China
- Prior art keywords
- low pressure
- grid
- high pressure
- pipe
- pmos tube
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electronic Switches (AREA)
Abstract
一种新型栅级驱动电路装置,包括AC‑DC电路自身的电源恒流控制模块电路、参考电压模块电路、电源模块电路,以及电压比较器、电源反相器、电源缓冲器、电平转换器,电源恒流控制模块电路、参考电压模块电路、电源模块电路,以及电压比较器、电源反相器、电源缓冲器、电平转换器经导线连接,还具有控制电路,控制电路包括高压DE‑NMOS管、低压NMOS管、高压DE‑PMOS管、低压PMOS管、齐纳二极管和电阻,其间通过电路板布线连接,所有电路安装在元件盒内。本新型可灵活控制输出驱动信号的上升速度,开启电压可控,驱动外部的高压MOS管时,能有效改变其导通特性,以获得外部的高压MOS管最佳工作状态,并降低了钳位时的功耗,节约了电能。
Description
技术领域
本实用新型涉及交直流转换电路领域,特别一种新型栅级驱动电路装置。
背景技术
现有的交流变直流(AC-DC)电路中,其内部的驱动电路芯片,一般采用低于40V的工艺加工而成,芯片只能承受低于40V的电压,如果需要耐受高压到650V以上的话,成本将非常高,因此现有的方式一般是通过驱动电路芯片来外部推动外部高压MOS管的栅极,控制外部高压MOS管导通,达到控制外部高压MOS管输出电源进入用电设备的工作目的。
现有的交流变直流AC-DC电路其内部的驱动电路芯片驱动外部的高压MOS管一般有两种驱动方式。第一种直接驱动,这种驱动电路的优点是电路结构简单,易于实现;缺点主要有:驱动电路芯片输出的驱动信号驱动外部高压MOS管栅极为强驱动,即驱动信号的上升沿和下降沿均很快,不易控制,使外部高压MOS管工作在快速导通和关闭状态,这样还会产生很多的开关辐射,瞬间干扰大,对周围的电气设备会产生干扰;驱动信号的高电平随输入电压的变化而变化,无法控制,驱动信号高电平变化范围宽,导致外部高压MOS管的导通阻抗变化范围大,开关速度也不一致,系统响应速度差异大,这样通过高压MOS管的电流一致性不好,过高的驱动电压还可能会烧坏外部高压MOS管。
现有的AC-DC电路其内部的驱动电路芯片驱动外部的高压MOS管还有一种驱动方式,工作时内部的驱动电路芯片输出信号,经两只NMOS管驱动外部的高压MOS管栅极,这种模式下,驱动信号也是强驱动,即驱动信号的上升沿和下降沿均很快,不易控制,使外部高压MOS管工作在快速导通和关闭状态,这样也会产生很多的开关辐射,瞬间干扰大,对周围的电气设备会产生干扰;虽然驱动电路芯片输出的驱动信号高电平高低、可以通过限制其中一只NMOS管的栅极高电平而限制,但是NMOS管为HV-NMOS器件,由于实际工作中,需要栅极耐压达到10-20V,这种器件只在一些老工艺中存在,质量不稳定,因此实际工作中栅极电压过高时,容易造成源极、漏极击穿损坏,且还存在导通阻抗大,功耗高,成本高,性能落后的缺点;而且通过钳位NMOS管栅极电压来控制控制器输出的驱动信号高电平,也浪费很大一部分功率,对降低整体功耗不利。
实用新型内容
为了克服现有的AC-DC电路其内部的驱动电路芯片驱动外部的高压MOS管,因结构所限存在的各种弊端,本实用新型提供了可以灵活控制输出驱动信号的上升速度,开启电压可控,驱动外部的高压MOS管时,能有效改变其导通特性,以获得外部的高压MOS管最佳工作状态,并降低了钳位时的功耗,节约了电能的一种新型栅级驱动电路装置。
本实用新型解决其技术问题所采用的技术方案是:
一种新型栅级驱动电路装置,包括AC-DC电路自身的电源恒流控制模块电路、参考电压模块电路、电源模块电路,以及电压比较器、电源反相器、电源缓冲器、电平转换器,电源恒流控制模块电路信号输出端和电源反相器信号输入端通过导线连接,电源反相器信号输出端和电源缓冲器、电平转换器信号输入端通过导线连接,参考电压模块电路信号出输出端和两只电压比较器的信号输入端通过导线连接,第二只电压比较器的使能端和第一只电压比较器的使能端通过导线连接,其特征还具有控制电路,控制电路包括高压DE-NMOS管、低压NMOS管、高压DE-PMOS管、低压PMOS管、齐纳二极管和电阻,其间通过电路板布线连接,所有电路安装在元件盒内,第一只低压PMOS管的源极和第二只低压PMOS管栅极连接,第一只低压PMOS管的漏极和第三只低压PMOS管的漏极、第四只低压PMOS管的漏极、第五只低压PMOS管的漏极、第六只低压PMOS管的漏极连接,第三只低压PMOS管源极和第七只低压PMOS管的漏极连接,第三只低压PMOS管的栅极和第四只低压PMOS管的栅极、第六只低压PMOS管的栅极连接,第二只低压PMOS管的源极和第一只高压DE-PMOS管的漏极、第七只低压PMOS管的源极、第五只低压PMOS管的栅极连接,第一只高压DE-PMOS管的栅极和第六只低压PMOS管的源极、第二只高压DE-PMOS管的漏极连接,第四只低压PMOS管的源极和第一只高压DE-NMOS管的漏极连接,第一只高压DE-NMOS管的源极和第一只低压NMOS管的漏极连接,第五只低压PMOS管的源极和第二只高压DE-PMOS管的漏极连接,第二只高压DE-NMOS管的源极和第二只低压NMOS管的漏极连接,第一只低压管NMOS的栅极和第二只NMOS管的栅极连接,第二只高压DE-NMOS管的源极和第一只低压NMOS管的源极、第二只NMOS管的源极、第三只电阻一端、第三只高压DE-NMOS管的源极、齐纳二极管正极接地,第三只高压DE-NMOS管的漏极和第一只高压DE-PMOS管的源极、第一只电阻一端、齐纳二极管的负极连接,第一只电阻另一端和第二只电阻一端连接,第二只电阻另一端和第三只电阻另一端连接,第一只高压DE-PMOS管的漏极、第三只高压DE-NMOS管的漏极和外部的高压MOS管栅极连接,电压比较器、电源反相器、电源缓冲器、电平转换器和控制电路的信号输入端通过导线连接,电源模块电路的电源输出端和控制电路的两路电源输入端分别连接。
所述电压比较器、电源反相器、电源缓冲器、电平转换器和控制电路的信号输入端通过导线连接中,第一只电压比较器的输出端和第一只低压PMOS管的源极、第二只低压PMOS管的栅极连接,第一只电压比较器的同相输入端和第一只电阻另一端、第二只电阻一端连接,第二只电压比较器的同相输入端和第二只电阻另一端、第三只电阻一端连接,电源缓冲器输出端和第三只高压DE-NMOS管的栅极连接,电平转换单元的第二个输出端和第一只低压PMOS管的栅极连接,电平转换单元的第一个输出端和第七只低压PMOS管的栅极连接。
所述电源模块电路的电源输出端和控制电路的两路电源输入端分别连接中,电源模块电路的第一路40V正极电源输出端和第二只低压PMOS管的漏极连接,电源模块电路的第二路5V正极电源输出端和第一只高压DE-NMOS管的栅极、第二只高压DE-NMOS管的栅极连接,电源模块电路的负极电源输出端和控制电路的负极电源输入端第三只电阻另一端接地。
所述参考电压模块电路的信号输出端和第一只低压NMOS管的栅极、第二只低压NMOS管的栅极连接。
本实用新型有益效果是:本新型利用现有AC-DC电路自身具有的电源恒流控制模块电路、参考电压模块电路、电源模块电路,结合电压比较器、电源反相器、电源缓冲器、电平转换器,在控制电路作用下,可以灵活控制第一只高压DE-PMOS管的漏极、第三只高压DE-NMOS管的漏极输出至外部高压MOS管栅极的驱动信号的上升速度,并且外部高压MOS管栅极开启电压可控,驱动外部的高压MOS管时,能有效改变其导通特性,以获得外部的高压MOS管最佳工作状态,并降低了钳位时的功耗,节约了电能。本新型克服了现有AC-DC电路其内部的驱动电路芯片驱动外部的高压MOS管、工作中会产生开关辐射,瞬间干扰大,对周围的电气设备会产生干扰;开关速度不一致,系统响应速度差异大,通过外部高压MOS管的电流一致性不好,外部高压MOS管易损坏,以及功率浪费大,对降低整体功耗不利的缺点。基于上述,所以本实用新型具有好的应用前景。
附图说明
以下结合附图和实施例将本实用新型做进一步说明。
图1是本实用新型工作波形图。
图2是本实用新型电路图。
具体实施方式
图2中所示,一种新型栅级驱动电路装置,包括AC-DC电路自身的电源恒流控制模块电路、参考电压模块电路、电源模块电路,以及电压比较器I33及I34、电源反相器I30、电源缓冲器I31、电平转换器I32,电源恒流控制模块电路信号输出端和电源反相器I30信号输入端(EB-引脚)通过导线连接,电源反相器I30信号输出端(OUT引脚)和电源缓冲器I31信号输入端(IN引脚)、电平转换器I32信号输入端(IN引脚)通过导线连接,参考电压模块电路信号出输出端能和两只电压比较器I33及I34的信号输入端(IN引脚)通过导线连接,第二只电压比较器I34的使能端En1引脚和第一只电压比较器I33的使能端En引脚通过导线连接;还具有控制电路,控制电路包括高压DE-NMOS管NM30、NM31、NM32,低压NMOS管NM33、NM34,高压DE-PMOS管PM30、PM36,低压PMOS管PM31、PM32、PM33、PM34、PM35、PM37、PM38,齐纳二极管D0和电阻R30、R31、R32,其间通过电路板布线连接,所有电路安装在元件盒内,第一只低压PMOS管PM38的源极和第二只低压PMOS管PM31栅极连接,第一只低压PMOS管PM38的漏极和第三只低压PMOS管PM32的漏极、第四只低压PMOS管PM34的漏极、第五只低压PMOS管PM35的漏极、第六只低压PMOS管PM37的漏极连接,第三只低压PMOS管PM32源极和第七只低压PMOS管PM33的漏极连接,第三只低压PMOS管PM33的栅极和第四只低压PMOS管PM34的栅极、第六只低压PMOS管PM37的栅极连接,第二只低压PMOS管PM31的源极和第一只高压DE-PMOS管PM30的漏极、第七只低压PMOS管PM33的源极、第五只低压PMOS管PM35的栅极连接,第一只高压DE-PMOS管PM30的栅极和第六只低压PMOS管PM37的源极、第二只高压DE-PMOS管PM36的漏极连接,第四只低压PMOS管PM34的源极和第一只高压DE-NMOS管NM31的漏极连接,第一只高压DE-NMOS管NM31的源极和第一只低压NMOS管NM33的漏极连接,第五只低压PMOS管PM35的源极和第二只高压DE-PMOS管PM36的漏极连接,第二只高压DE-NMOS管NM32的源极和第二只低压NMOS管NM34的漏极连接,第一只低压NMOS管NM33的栅极和第二只低压NMOS管的栅极NM34连接,第二只高压DE-NMOS管PM36的源极和第一只低压NMOS管NM33的源极、第二只NMOS管NM34的源极、第三只电阻R32一端、第三只高压DE-NMOS管NM30的源极、齐纳二极管D0正极接地,第三只高压DE-NMOS管NM30的漏极和第一只高压DE-PMOS管PM30的源极、第一只电阻R30一端、齐纳二极管D0的负极连接,第一只电阻R30另一端和第二只电阻R31一端连接,第二只电阻R31另一端和第三只电阻R32另一端连接,第一只高压DE-PMOS管PM30的漏极、第三只高压DE-NMOS管NM30的漏极和外部的高压MOS管栅极连接,电压比较器、电源反相器、电源缓冲器、电平转换器和控制电路的信号输入端通过导线连接,电源模块电路的电源输出端和控制电路的两路电源输入端分别连接。
图2中所示,电压比较器、电源反相器、电源缓冲器、电平转换器和控制电路的信号输入端通过导线连接中,第一只电压比较器I33的输出端(OUT引脚)和第一只低压PMOS管PM38的源极、第二只低压PMOS管PM31的栅极连接,第一只电压比较器I33的同相输入端VREF+引脚和第一只电阻R30另一端、第二只电阻R31一端连接,第二只电压比较器I34的同相输入端VREF+引脚和二只电阻R31另一端、第三只电阻R32一端连接,电源缓冲器I31输出端OUT引脚和第三只高压DE-NMOS管NM30的栅极连接,电平转换单元I32的第二个输出端AIb(OUT2引脚)和第一只低压PMOS管PM38的栅极连接,电平转换单元I32的第一个输出端AI(OUT1引脚)和第七只低压PMOS管PM33的栅极连接。电源模块电路的正极电源输出端VDD和控制电路的两路电源输入端分别连接中,电源模块电路的第一路40V正极电源输出端VDD和第二只低压PMOS管PM31的漏极连接,电源模块电路的第二路5V正极电源输出端vdd5和第一只高压DE-NMOS管NM31的栅极、第二只高压DE-NMOS管NM32的栅极连接,电源模块电路的负极电源输出端GND和控制电路的负极电源输入端电阻R32另一端接地。参考电压模块电路的信号输出端和第一只低压NMOS管NM33的栅极、第二只低压NMOS管NM34的栅极连接。
图2中所示,电阻R30、R31和R32主要用于采集高压DE-PMOS管PM30的漏极输出信号Gdrv的电平。反相器I30的输入信号A是由AC-DC电路自身的电源恒流控制模块电路输出的信号。第一电压比较器I33、第二电压比较器I34输入的信号Vref1和vref2是AC-DC电路自身的参考电压模块电路输出的参考电压信号,从而设定本实施例驱动外部高压MOS管栅极的性能参数。低压NMOS管NM33、NM34输入的控制信号Vbsn也是AC-DC电路自身的参考电压模块电路输出的参考电压信号,从而用于设定本实施例低压NMOS管NM33和NM34的输出电流,为其他MOS管提供参考电流。高压DE-NMOS管NM31的栅极、高压DE-NMOS管NM32的栅极输入的是AC-DC电路自身的电源模块电路输出的5V电源,设置高压DE-NMOS管NM31和NM32的栅极电压,使高压DE-NMOS管NM31、高压DE-NMOS管NM32处于常导通状态。高压DE-NMOS管NM30的源极连接到GND,漏极连接到本实施例的输出端Gdrv。低压PMOS管PM32的宽长比是低压PMOS管PM34宽长比的N倍,即其镜像电流是低压PMOS管PM34的N倍,该镜像电流受低压PMOS管PM33的控制。高压DE-PMOS管PM30的漏极、高压DE-NMOS管NM30的漏极作为本实施例的输出端Gdrv,进入外部的高压MOS管栅极,用于驱动外部的高压MOS管。齐纳二极管D0正端连接到Gdrv,负端连接到GND,主要起到钳位Gdrv输出的高电平作用。第一电压比较器I33的负端接外部提供的参考电压vref2,正端接vgd2,使能端EN与第二电压比较器I34的输出端连接在一起,输出端接高压DE-PMOS管PM31的栅极vg31,主要控制控制高压DE-PMOS管PM31的通断。
图1、2中所示,当反相器I30的输入信号A为低电平时,经缓冲器I31输出的信号drvL为高电平,高压DE-NMOS管NM30导通,此时电平转换单元I32第一个输出端输出的信号A1为高电平进入高压DE-PMOS管PM33栅极,于是,高压DE-PMOS管PM33关闭,高压DE-PMOS管PM32无法对vd31节点充电,该节点继续保持高电平;同时A1b为低电平,低压PMOS管PM38导通,将DE-PMOS管PM31的栅极电压vg31拉高到电源电压,因此DE-PMOS管PM31也是关闭的;由于,Vd31为高电平,所以vg36和vg30均保持为相对低电平,高压DE-PMOS管PM30导通,但是因为无电流往下流,因此输出电压Gdrv由高压DE-NMOS NM30管导通决定,将输出电压拉低到GND,外部的高压MOS管关闭。当反相器I30的输入信号A为低电平时经缓冲器I31输出的信号drvL为低电平,高压DE-NMOS管NM30关闭;此时,电平转换单元I32第一个输出端输出的信号A1为低电平,高压DE-PMOS管PM33导通,高压DE-PMOS管PM32以N倍速度经Iref往vd31充电,高压DE-PMOS管PM30导通,该充电电流同时对外部高压MOS管栅极充电,输出的信号Gdrv电压增加,外部的高压MOS管逐渐导通。电平转换单元I32第二个输出端输出的信号A1b为低电平时,低压PMOS管PM38关闭,高压DE-PMOS管的栅极电压由第一电压比较器I33输出决定,在Gdrv没有上升的时候,vgd1和vgd2均为低电平,此时第二电压比较器I34的输入电压vgd1低于vref1,其输出信号En1为低电平,第一电压比较器I33输出vg31为高电平,因此Gdrv上升斜率由高压DE-PMOS管PM32决定;当Gdrv电压上升到v1时,vgd1电压为V_gd1=R32/(R30+R31+R32)×V_Gdrv>V_ref1,即有R32/(R30+R31+R32)×V_1>V_ref1,v1电压点为V_1=(R30+R31+R32)/R32×V_ref1;此时,第二电压比较器I34输出En1为高电平,第一电压比较器I33开始工作,输出电压vg31为低电平,高压DE-PMOS管PM31导通,以大电流对外部高压MOS管的栅极充电,其输出信号Gdrv上升斜率增加,外部高压MOS管快速导通,导通阻抗下降到正常值。当Gdrv电压上升到v2时,vgd2电压为V_gd2=(R31+R32)/(R30+R31+R32)×V_Gdrv>V_ref2,即有(R31+R32)/(R30+R31+R32)×V_2>V_ref2,v2的电压点V_2=(R0+R31+R32)/(R31+R32)×V_ref2,此时第一电压比较器I33输出电压vgs31翻转,变成高电平,高压DE-PMOS管PM31关闭,停止以大电流对外充电;输出驱动信号电压停止增加,此时一个小功率的齐纳二极管D0就可以实现限制输出高电平增加的作用。在本实施例中,外部高压MOS的开启速率,转折点电压v1和高电平钳位电压v2均可以通过R30、R31和R32或者参考电压vref1、vref2来设定。在实际使用中,可以通过合理设置三个电阻值(三个电阻的电阻值是灵活变化的)或者参考电压值来满足系统需求。本实施例在实际使用中,需要根据不同工艺要求,合理设置信号的电平摆幅,以保证各个晶体管工作在安全的区域,以免出现电压超出器件工作范围的情况。高压DE-NMOS管NM30、NM31、NM32型号是DE_NCH_40;低压NMOS管NM33和NM34型号是NCH_5P0;高压DE-PMOS管PM30和PM36型号是DE_PCH_40;低压PMOS管PM31-35、PM37和PM38型号是PCH_5P0;齐纳二极管D0型号是DIO_ZENER。R30、R31、R32电阻为100Ω、150Ω、230Ω,用于采集输出信号Gdrv的电平。电源缓冲器型号是SN74LV1T34DCKR;电压比较器型号是lm358;电源反相器型号是CD4069;电平转换器型号是max232。
本新型利用现有AC-DC电路自身具有的电源恒流控制模块电路、参考电压模块电路、电源模块电路,结合电压比较器、电源反相器、电源缓冲器、电平转换器,在控制电路作用下,可以灵活控制DE-PMOS管PM30的漏极输出至外部高MOS管栅极的驱动信号的上升速度,并且外部高压MOS管栅极开启电压可控,驱动外部的MOS管时,能有效改变其导通特性,以获得外部的MOS管最佳工作效果,并降低了钳位时的功耗,节约了电能。本新型克服了现有AC-DC电路其内部的驱动电路芯片驱动外部的高压MOS管、工作中会产生开关辐射,瞬间干扰大,对周围的电气设备会产生干扰;开关速度不一致,系统响应速度差异大,通过外部高压MOS管的电流一致性不好,外部高压MOS管易损坏,以及功率浪费大,对降低整体功耗不利的缺点。基于上述,所以本实用新型具有好的应用前景。
以上显示和描述了本实用新型的基本原理和主要特征及本实用新型的优点,对于本领域技术人员而言,显然本实用新型限于上述示范性实施例的细节,而且在不背离本实用新型的精神或基本特征的情况下,能够以其他的具体形式实现本实用新型。因此,无论从哪一点来看,均应将实施例看作是示范性的,而且是非限制性的,本实用新型的范围由所附权利要求而不是上述说明限定,因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本实用新型内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外,应当理解,虽然本说明书按照实施方式加以描述,但并非每个实施方式仅包含一个独立的技术方案,说明书的这种叙述方式仅仅是为清楚起见,本领域技术人员应当将说明书作为一个整体,各实施例中的技术方案也可以经适当组合,形成本领域技术人员可以理解的其他实施方式。
Claims (4)
1.一种新型栅级驱动电路装置,包括AC-DC电路自身的电源恒流控制模块电路、参考电压模块电路、电源模块电路,以及电压比较器、电源反相器、电源缓冲器、电平转换器,电源恒流控制模块电路信号输出端和电源反相器信号输入端通过导线连接,电源反相器信号输出端和电源缓冲器、电平转换器信号输入端通过导线连接,参考电压模块电路信号出输出端和两只电压比较器的信号输入端通过导线连接,第二只电压比较器的使能端和第一只电压比较器的使能端通过导线连接,其特征还具有控制电路,控制电路包括高压DE-NMOS管、低压NMOS管、高压DE-PMOS管、低压PMOS管、齐纳二极管和电阻,其间通过电路板布线连接,所有电路安装在元件盒内,第一只低压PMOS管的源极和第二只低压PMOS管栅极连接,第一只低压PMOS管的漏极和第三只低压PMOS管的漏极、第四只低压PMOS管的漏极、第五只低压PMOS管的漏极、第六只低压PMOS管的漏极连接,第三只低压PMOS管源极和第七只低压PMOS管的漏极连接,第三只低压PMOS管的栅极和第四只低压PMOS管的栅极、第六只低压PMOS管的栅极连接,第二只低压PMOS管的源极和第一只高压DE-PMOS管的漏极、第七只低压PMOS管的源极、第五只低压PMOS管的栅极连接,第一只高压DE-PMOS管的栅极和第六只低压PMOS管的源极、第二只高压DE-PMOS管的漏极连接,第四只低压PMOS管的源极和第一只高压DE-NMOS管的漏极连接,第一只高压DE-NMOS管的源极和第一只低压NMOS管的漏极连接,第五只低压PMOS管的源极和第二只高压DE-PMOS管的漏极连接,第二只高压DE-NMOS管的源极和第二只低压NMOS管的漏极连接,第一只低压管NMOS的栅极和第二只NMOS管的栅极连接,第二只高压DE-NMOS管的源极和第一只低压NMOS管的源极、第二只NMOS管的源极、第三只电阻一端、第三只高压DE-NMOS管的源极、齐纳二极管正极接地,第三只高压DE-NMOS管的漏极和第一只高压DE-PMOS管的源极、第一只电阻一端、齐纳二极管的负极连接,第一只电阻另一端和第二只电阻一端连接,第二只电阻另一端和第三只电阻另一端连接,第一只高压DE-PMOS管的漏极、第三只高压DE-NMOS管的漏极和外部的高压MOS管栅极连接,电压比较器、电源反相器、电源缓冲器、电平转换器和控制电路的信号输入端通过导线连接,电源模块电路的电源输出端和控制电路的两路电源输入端分别连接。
2.根据权利要求1所述的一种新型栅级驱动电路装置,其特征在于电压比较器、电源反相器、电源缓冲器、电平转换器和控制电路的信号输入端通过导线连接中,第一只电压比较器的输出端和第一只低压PMOS管的源极、第二只低压PMOS管的栅极连接,第一只电压比较器的同相输入端和第一只电阻另一端、第二只电阻一端连接,第二只电压比较器的同相输入端和第二只电阻另一端、第三只电阻一端连接,电源缓冲器输出端和第三只高压DE-NMOS管的栅极连接,电平转换单元的第二个输出端和第一只低压PMOS管的栅极连接,电平转换单元的第一个输出端和第七只低压PMOS管的栅极连接。
3.根据权利要求1所述的一种新型栅级驱动电路装置,其特征在于电源模块电路的电源输出端和控制电路的两路电源输入端分别连接中,电源模块电路的第一路40V正极电源输出端和第二只低压PMOS管的漏极连接,电源模块电路的第二路5V正极电源输出端和第一只高压DE-NMOS管的栅极、第二只高压DE-NMOS管的栅极连接,电源模块电路的负极电源输出端和控制电路的负极电源输入端第三只电阻另一端接地。
4.根据权利要求1所述的一种新型栅级驱动电路装置,其特征在于参考电压模块电路的信号输出端和第一只低压NMOS管的栅极、第二只低压NMOS管的栅极连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201821045113.3U CN208461685U (zh) | 2018-07-02 | 2018-07-02 | 一种新型栅级驱动电路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201821045113.3U CN208461685U (zh) | 2018-07-02 | 2018-07-02 | 一种新型栅级驱动电路装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN208461685U true CN208461685U (zh) | 2019-02-01 |
Family
ID=65171429
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201821045113.3U Expired - Fee Related CN208461685U (zh) | 2018-07-02 | 2018-07-02 | 一种新型栅级驱动电路装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN208461685U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110492725A (zh) * | 2019-09-20 | 2019-11-22 | 成都信息工程大学 | 一种场控型电力电子器件的高速驱动电路 |
-
2018
- 2018-07-02 CN CN201821045113.3U patent/CN208461685U/zh not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110492725A (zh) * | 2019-09-20 | 2019-11-22 | 成都信息工程大学 | 一种场控型电力电子器件的高速驱动电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106332390B (zh) | 一种非隔离led恒流驱动芯片、电路及方法 | |
CN107046748B (zh) | 一种提高对可控硅调光器兼容性的led驱动芯片及电路 | |
CN103841725B (zh) | 泄放控制模块、可控硅调光led驱动电路及系统 | |
CN106535390A (zh) | 恒流驱动电源及显示设备 | |
CN105634306A (zh) | 交流转直流电源输出系统 | |
CN204810610U (zh) | 一种非隔离led恒流驱动芯片及电路 | |
CN106505845B (zh) | 一种改善反复快速上下电环路响应的补偿电容钳位电路 | |
CN110149747A (zh) | 用电源适配器直接供电给led灯管的驱动电路及设计方法 | |
CN206060523U (zh) | 反激式开关电源 | |
CN208461685U (zh) | 一种新型栅级驱动电路装置 | |
CN109617544A (zh) | 一种新型上电时序控制设备、系统及方法 | |
CN106376139B (zh) | 一种大功率led电源低待机功耗软开关机的方法和电路 | |
CN208352968U (zh) | 一种pfc过压保护电路及装置 | |
CN206674236U (zh) | 一种提高对可控硅调光器兼容性的led驱动芯片及电路 | |
CN207766147U (zh) | 一种反向开关晶体管触发电路及脉冲等离子电源 | |
CN208386417U (zh) | 线性直流稳压电源电路及电源 | |
CN209313807U (zh) | 电荷回收电路、供电电路以及开关电源电路系统 | |
CN209571817U (zh) | Ic芯片保护电路 | |
CN202652057U (zh) | 一种用于集成电路快速启动的供电电路 | |
CN106602537B (zh) | 一种电压吸收电路 | |
CN203387740U (zh) | 无辅助绕组的原边控制led驱动电路及其pfc恒流控制电路 | |
CN207135319U (zh) | 一种led恒压驱动电路 | |
CN207678051U (zh) | 一种恒流调光保护电路、恒流驱动装置及电视机 | |
CN206364698U (zh) | 一种改善反复快速上下电环路响应的补偿电容钳位电路 | |
CN207251476U (zh) | 反激电源预负载装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20190201 Termination date: 20190702 |
|
CF01 | Termination of patent right due to non-payment of annual fee |