CN208419855U - 一种襟缝翼传感器专用数据采集及测试电路 - Google Patents

Abstract

本实用新型涉及一种襟缝翼传感器专用数据采集及测试电路，其特征在于，包括AD转换电路、时序控制电路、数据缓存电路、现场可编辑逻辑门阵列、数据预处理电路和数据传输电路；所述AD转换电路外接被测信号，AD转换电路连接时序控制电路和现场可编辑逻辑门阵列；所述时序控制电路连接现场可编辑逻辑门阵列，所述现场可编辑逻辑门阵列连接数据缓存电路和数据预处理电路，数据预处理电路连接数据传输电路，数据传输电路通过PCI总线外接主机。本实用新型高度集成、数据处理速度快，更容易检测出被测襟缝翼对象异常点；提供标准的PCI接口易于二次开发；同时，本实用新型体积小、重量轻、成本低可适用于便携式测控设备。

Description

一种襟缝翼传感器专用数据采集及测试电路

技术领域

本实用新型涉及传感器的测试采集技术领域，具体涉及一种襟缝翼传感器专用数据采集及测试电路。

背景技术

襟缝翼位置传感器是基于旋转变压器原理的角位移传感器，其激励与输出均为1800Hz的正弦信号，其特点是输出信号为虚地幅值可变的交流信号，信息包含输出电压、电气零位、相移及相位等技术指标，并且传感器输出阻抗较高（高于200K欧姆），传统测量方式为分离式闭环测试系统，在测试传感器输出时至少需要两台数字表、一台相位计以及一台数据处理器，因此整个系统体积大，不可移动，因此无法在外场对传感器进行检测及故障定位等作业。

发明内容

本实用新型要提供一种襟缝翼传感器专用数据采集及测试电路，以克服现有技术存在的系统体积大、不可移动、无法在外场对传感器进行检测及故障定位等问题。

本实用新型所采用的技术方案是，

一种襟缝翼传感器专用数据采集及测试电路，包括AD转换电路、时序控制电路、数据缓存电路、现场可编辑逻辑门阵列、数据预处理电路和数据传输电路；所述AD转换电路外接被测信号，AD转换电路连接时序控制电路和现场可编辑逻辑门阵列；所述时序控制电路连接现场可编辑逻辑门阵列，所述现场可编辑逻辑门阵列连接数据缓存电路和数据预处理电路，数据预处理电路连接数据传输电路，数据传输电路通过PCI总线外接主机。

进一步的，所述被测信号包括2路激磁信号和6路襟缝翼位置传感器输出信号。

进一步的，所述AD转换电路包括AD7608芯片；所述现场可编辑逻辑门阵列包括EP2C8Q208芯片；所述数据传输电路包括PCI9054芯片。

与现有技术相比，本实用新型的有益效果如下：

本实用新型高度集成、数据处理速度快，更容易检测出被测襟缝翼对象异常点；提供标准的PCI接口易于二次开发；同时，本实用新型体积小、重量轻、成本低可适用于便携式测控设备。

附图说明

图1是本实用新型的整体结构电路框图；

图2是本实用新型AD转换电路和现场可编辑逻辑门阵列的连接电路图；

图3是本实用新型的采集控制流程图；

图4是本实用新型可编辑逻辑门阵列与数据传输电路的连接电路图；

图5是本实用新型的数据传输流程图。

具体实施方式

下面通过具体实施方式结合附图对本实用新型作进一步详细说明。其中不同实施方式中类似元件采用了相关联的类似的元件标号。在以下的实施方式中，很多细节描述是为了使得本申请能被更好的理解。然而，本领域技术人员可以毫不费力的认识到，其中部分特征在不同情况下是可以省略的，或者可以由其他元件、材料、方法所替代。在某些情况下，本申请相关的一些操作并没有在说明书中显示或者描述，这是为了避免本申请的核心部分被过多的描述所淹没，而对于本领域技术人员而言，详细描述这些相关操作并不是必要的，他们根据说明书中的描述以及本领域的一般技术知识即可完整了解相关操作。

参见图1，一种襟缝翼传感器专用数据采集及测试电路，包括AD转换电路、时序控制电路、数据缓存电路、现场可编辑逻辑门阵列（FPGA）、数据预处理电路和数据传输电路；所述AD转换电路外接被测信号，AD转换电路连接时序控制电路和现场可编辑逻辑门阵列；所述时序控制电路连接现场可编辑逻辑门阵列，所述现场可编辑逻辑门阵列连接数据缓存电路和数据预处理电路，数据预处理电路连接数据传输电路，数据传输电路通过PCI总线外接主机。被测信号包括2路激磁信号和6路襟缝翼位置传感器输出信号。

参见图2，AD转换电路中的AD芯片选用AD7608芯片，图2中AD芯片以UAD1表示、FPGA以U3表示，U3A、U3B、U3B均为U3的一个电气功能模块；AD7608芯片为8路同步18位高速AD转换芯片，最高转换速率可达200kHz/ch/s,数字接口可配置为串行或并行模式，数字接口电平可配置为TTL或LVTTL模式；UAD1的第23脚接到3.3V上配置AD7608芯片的数字接口电平为LVTTL 3.3V，以便与FPGA 的IO脚电平相匹配；焊装R1_1，不焊装R1_2设定AD输入范围为-10V～+10V; 焊装R1_5，不焊装R1_4设定AD数字口为并口模式；焊装R1_6、R1_7、R1_8、R1_105配置AD采样模式为正常模式（非过采样）；将UAD1的第9到第15脚分别连接到U3的不同IO脚，连线图如图2中网络标号所示，图2中U3C为U3的一个电气功能模块。

参见图3，现场可编辑逻辑门阵列（FPGA）包括EP2C8Q208芯片，以U3表示，首先，程序控制产生72K的负脉冲作为启动AD转换电路的触发命令，每次AD转换电路转换完成，AD7608芯片的第14（AD_BUSY）脚上输出一个下降沿，FPGA抓取到该下降沿后，分别从AD7608芯片中读取到8路信号的数字量化值；在FPGA中申请两片容量均为2KB的双口RAM作为AD转换电路的缓存区，两缓存区连续编址，FPGA接收到启动AD转换电路命令作为系统初始化命令，初始化时双口RAM存储接口地址为0x00，在采集的过程中，FPGA控制8路信号的数字量化值依次顺序存放到双口RAM中，每个双口RAM存满数据后产生一个15μs的负脉冲作为终端信号源输出。

参见图4，数据传输电路包括PCI9054芯片， PCI9054芯片是专用的PCI总线与本地总线转接桥片，该芯片采用标准三总线结构（数据、地址总线分离，数据格式为小端模式），简单易用。PCI9054本地总线为32位、最大寻址空间为4GB，提供两路DMA控制器，本设计中只需16根数据线（LOCAL_DB）、20根地址线(LOCAL_AB)及所有的本地控制线(LOCAL_CB)。PCI9054作为PCI总线的target及FPGA的master，配置好参数后，可以看做是个“透明桥”，配置好后对PCI总线的操作相当于直接操作FPGA。

参见图5，数据传输过程为，由FPGA控制产生中断请求信号，PCI总线（主机）响应该请求信号后，判定该中断请求信号为数据缓存满请求数据传输的中断后，配置9054的DMA中断控制器开始数据的DMA传输，传输完成后产生DMA完成中断通知主机且释放9054所有本地总线。

本实用新型的内容不限于实施例所列举，本领域普通技术人员通过阅读本实用新型说明书而对本实用新型技术方案采取的任何等效的变换，均为本实用新型的权利要求所涵盖。

Claims (3)

1.一种襟缝翼传感器专用数据采集及测试电路，其特征在于，包括AD转换电路、时序控制电路、数据缓存电路、现场可编辑逻辑门阵列、数据预处理电路和数据传输电路；所述AD转换电路外接被测信号，AD转换电路连接时序控制电路和现场可编辑逻辑门阵列；所述时序控制电路连接现场可编辑逻辑门阵列，所述现场可编辑逻辑门阵列连接数据缓存电路和数据预处理电路，数据预处理电路连接数据传输电路，数据传输电路通过PCI总线外接主机。

2.根据权利要求1所述襟缝翼传感器专用数据采集及测试电路，其特征在于，所述被测信号包括2路激磁信号和6路襟缝翼位置传感器输出信号。

3.根据权利要求1或2所述襟缝翼传感器专用数据采集及测试电路，其特征在于，所述AD转换电路包括AD7608芯片；所述现场可编辑逻辑门阵列包括EP2C8Q208芯片；所述数据传输电路包括PCI9054芯片。