CN208315553U - 功率半导体器件 - Google Patents
功率半导体器件 Download PDFInfo
- Publication number
- CN208315553U CN208315553U CN201820977290.9U CN201820977290U CN208315553U CN 208315553 U CN208315553 U CN 208315553U CN 201820977290 U CN201820977290 U CN 201820977290U CN 208315553 U CN208315553 U CN 208315553U
- Authority
- CN
- China
- Prior art keywords
- power semiconductor
- semiconductor layer
- absorption area
- doping
- sub
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本实用新型涉及一种功率半导体器件，包括：第一类型掺杂的半导体层；位于所述半导体层表面的栅极结构；位于所述栅极结构两侧的半导体层内的第二类型掺杂的体区；位于所述体区之间的半导体层内的载流子吸收区，所述载流子吸收区包括多个阵列排列的子吸收区。所述功率半导体器件具有较高的抗SEGR能力。
Description
技术领域
本实用新型涉及半导体技术领域，尤其涉及一种功率半导体器件。
背景技术
垂直导电双扩散MOS结构(VDMOS)器件功率集成电路及功率集成系统的核心元器件之一。VDMOS的栅极和源极在衬底的上表面，而漏极位于衬底的下表面。源极和漏极在衬底的相对的平面，当电流从漏极流向源极时，电流在硅片内部垂直流动，因此可以充分的应用硅片的面积，来提高通过电流的能力。
功率VDMOS器件兼有双极晶体管和MOS晶体管的优点，开关速度快、输入阻抗高、驱动功耗低，具有负的温度系数，无二次击穿，在航空、航天、核能等领域有广泛应用。但是，在功率VDMOS器件在空间辐射环境下，容易受到各种射线及带电粒子的照射，特别是极易被重离子诱发单粒子烧毁效应(SEB)和单粒子栅穿效应(SEGR)，造成器件损伤。
如何提高器件的抗SEGR能力是目前亟待解决的问题。
实用新型内容
本实用新型所要解决的技术问题是，提供一种功率半导体器件，改善器件的单粒子烧毁效应(SEB)和单粒子栅穿效应(SEGR)。
为了解决上述问题，本实用新型提供了一种功率半导体器件，包括：第一类型掺杂的半导体层；位于所述半导体层表面的栅极结构；位于所述栅极结构两侧的半导体层内的第二类型掺杂的体区；位于所述体区之间的半导体层内的载流子吸收区，所述载流子吸收区包括多个阵列排列的子吸收区。
可选的，多个所述子吸收区沿栅极结构长度方向至少排列为一列。
可选的，多个所述子吸收区沿栅极宽度方向至少排列为一行。
可选的，所述子吸收区为长条形，所述子吸收区的长度方向与栅极结构的宽度或长度方向平行。
可选的，所述子吸收区在平行于半导体层表面方向上的横截面为圆形、矩形、正方形、五边形或八边形中的至少一种。
可选的，所述载流子吸收区的表面与所述半导体层表面共面。
可选的，所述载流子吸收区边缘与所述体区之间的最小距离大于0且小于等于2μm。
可选的，相邻子吸收区之间的间距小于2μm。
可选的，所述载流子吸收区的掺杂深度小于或等于所述体区的掺杂深度。
可选的，所述载流子吸收区吸收区内掺杂有重金属离子或者所述载流子吸收区为第二类型掺杂。
本实用新型的功率半导体器件的体区之间具有载流子吸收区，可以对器件体区之间由于重离子产生的过量载流子进行吸收，从而提高功率半导体器件的抗SEGR能力。并且，所述载流子吸收区包括多个子吸收区，相邻子吸收区之间具有半导体层，因此可以增加两侧体区之间的导电通路，从而使得所述功率半导体器件的导通电阻减少。
附图说明
图1为本实用新型一具体实施方式的功率半导体器件的剖面结构示意图；
图2为本实用新型一具体实施方式的功率半导体器件的俯视示意图；
图3为本实用新型一具体实施方式的功率半导体器件的俯视示意图。
具体实施方式
下面结合附图对本实用新型提供的功率半导体器件的具体实施方式做详细说明。
请参考图1，为本实用新型一具体实施方式的功率半导体器件的结构示意图。
所述功率半导体器件包括第一类型掺杂的半导体层100；位于所述半导体层表面的栅极结构；位于所述栅极结构两侧的半导体层内的第二类型掺杂的体区101；位于所述体区101之间的半导体层100内的载流子吸收区104。
该具体实施方式中，所述第一类型掺杂为N型掺杂，所述第二类型掺杂为P型掺杂；在其他具体实施方式中，所述第一类型掺杂还可以为P型掺杂，所述第二类型掺杂为N型掺杂。所述N型掺杂的掺杂离子可以为P、As或Td中的至少一种，所述P型掺杂的掺杂离子可以为B、In或Ga中的至少一种。
所述半导体层100可以为第一类型掺杂的单晶硅衬底，或者可以包括衬底以及位于所述衬底表面的第一类型掺杂的外延层，或者，所述半导体层100还可以包括多个堆叠的第一类型掺杂的外延层。所述外延层的材料可以为硅、锗或锗硅等半导体材料。本领域技术人员可以根据功率半导体器件的性能需求，选择合适结构、材料以及掺杂浓度的所述半导体层100。该具体实施方式中，所述半导体层100包括N型重掺杂的衬底，以及位于所述衬底表面的N型轻掺杂的外延层。
所述栅极结构包括栅极111、位于栅极111与半导体层100之间的栅介质层112以及覆盖所述栅极111、栅介质层112的盖帽层113。
栅极111两侧的半导体层100内具有第二类型掺杂的体区101，该具体实施方式中，所述体区101为P型掺杂。两侧的体区101之间的位于栅极结构111下方的部分半导体层100作为所述功率半导体器件的颈区。
所述体区101内还形成有第一类型掺杂的源区102，该具体实施方式中，所述源区102为N型掺杂。
所述功率半导体器件还包括位于所述半导体层100表面的连接所述体区101的源极103以及位于所述半导体层100的与所述栅极结构相对的另一表面的漏极104。
该具体实施方式中，所述功率半导体结构还包括一载流子吸收区104。所述载流子吸收区104位于所述体区101之间的半导体层100内，具体的位于所述体区101之间的功率半导体器件的颈区内。所述载流子吸收区104内具有复合中心，能够吸收重离子轰击器件后产生的电子-空穴对，避免产生的载流子在表面颈区积累，从而减小栅介质层112内的峰值电场，进而提高器件的抗SEGR能力。所述复合中心包括位错环或深能级。
所述载流子吸收区104可以为第一类型掺杂，也可以为第二类型掺杂。在该具体实施方式中，所述载流子吸收区104的掺杂类型与体区101的掺杂类型一致，均为P型掺杂，与半导体层100的掺杂类型相反，有利于降低器件的栅电荷，且不会对器件的击穿电压造成较大的影响。
在其他具体实施方式中，所述载流子吸收区104的掺杂类型还可以与体区101的掺杂类型相反，与半导体层100的掺杂类型一致。当所述载流子吸收区104的掺杂类型与半导体层100的掺杂类型一致的情况下，容易对击穿电压参数造成较大影响。可以通过对载流子吸收区104的掺杂浓度等参数调整，以尽量减少对击穿电压参数的影响。
所述载流子吸收区104为第一类型掺杂或第二类型掺杂时的掺杂浓度可以大于、小于或等于所述体区101的掺杂浓度，具体的，可以为1e12cm-3～1e18cm-3。当吸收区104的掺杂类型为第二类型时，掺杂浓度越大，越有利于载流子的吸收。本领域的技术人员可以在该掺杂浓度范围基础上，根据所述载流子吸收区104的掺杂类型、器件的性能要求等进行合理的调整。
在其他具体实施方式中，所述载流子吸收区104还可以为重金属离子掺杂，所述重金属离子可以为铂、金、银、铜或铅中的至少一种。重离子掺杂会在所述载流子吸收区104内形成深能级，可以吸收重离子产生的过量载流子。同时，重金属杂质属于深能级缺陷，不会明显的影响器件掺杂和器件性能。所述重金属离子的掺杂浓度可以为5e13cm-3～5e15cm-3。本领域的技术人员可以在该掺杂浓度范围基础上，根据对器件的耐压要求，合理调整重金属离子的掺杂浓度。
该具体实施方式中，所述载流子吸收区104的表面与所述半导体层100表面共面，自所述栅极结构底部的半导体层100表面向半导体层100内部设置。从而使得所述载流子吸收区104与所述栅介质层112距离最为接近，能够最大程度减小重离子轰击器件后产生的电子-空穴对栅介质层112的影响。并且，由于所述载流子吸收区104位于半导体层100的表面附近，通过离子注入或者扩散等方式形成，均易于实现。
在其他具体实施方式中，所述载流子吸收区104可以完全位于所述半导体层100内部，所述载流子吸收区104的表面与所述半导体层100的表面之间的距离小于1μm，以尽量提高所述载流子吸收区104对颈部过量载流子的吸收。
在本实用新型的具体实施方式中，所述载流子吸收区104的掺杂深度小于或等于所述体区101的掺杂深度，以避免降低器件的击穿电压；在其他具体实施方式中，如果对器件的击穿电压要求不高，所述载流子吸收区104的掺杂深度也可以略大于所述体区101的掺杂深度。
所述载流子吸收区104包括多个阵列排列的子吸收区。
请参考图2，为图1所示的功率半导体器件的俯视示意图，图2中省略了半导体层100表面的结构，仅示出了体区101以及载流子吸收区104(请参考图1)。图1为沿功率半导体器件中沿图2中割线AA’方向的剖面示意图。
该具体实施方式中，所述功率半导体器件的载流子吸收区104包括多个子吸收区201，所述多个子吸收区201沿栅极结构的长度方向排列成一列，子吸收区201与体区101之间具有第一间距d1，所述第一间距d1大于0且小于2μm。相邻子吸收区之间具有第二间距d2，所述第二间距d2小于2μm。由于各个子吸收区201之间具有第二间距，因此可以增加两侧体区101之间的导电通路，从而使得所述功率半导体器件的导通电阻减少。
所述载流子吸收区104主要通过边缘来吸过量的载流子，所以载流子吸收区104的边源形貌对载流子吸收作用有影响，特别是与体区101相邻的部分边缘。根据对器件的导通电阻、击穿电压等参数的要求，可以对子吸收区201的形貌进行调整。该具体实施方式中，所述子吸收区201在平行于半导体层100的表面方向上的横截面为正方形。在其他具体实施方式中，所述子吸收区201在平行于半导体层100的表面方向上的横截面为圆形、矩形、正方形、五边形或八边形中的至少一种。
在本实用新型的其他具体实施方式中，所述多个子吸收区还可以沿栅极结构的长度方向排成两列以上。
请参考图3，为本实用新型另一具体实施方式的功率半导体器件的俯视示意图，图2中省略了半导体层100表面的结构，仅示出了体区101以及载流子吸收区104。
该具体实施方式中，所述载流子吸收区包括两个长条形的子吸收区106，所述子吸收区106的长度方向与栅极结构的长度方向平行，沿栅极结构的宽度方向排列为一行。
在其他具体实施方式中，多个所述子吸收区也可以沿栅极宽度方向排列为两行以上。
上述具体实施方式中，功率半导体器件的体区之间具有载流子吸收区，可以对器件体区之间由于重离子产生的过量载流子进行吸收，从而提高功率半导体器件的抗SEGR能力。并且，所述载流子吸收区包括多个子吸收区，相邻子吸收区之间具有半导体层，因此可以增加两侧体区之间的导电通路，从而使得所述功率半导体器件的导通电阻减少。
以上所述仅是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本实用新型原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。
Claims (10)
1.一种功率半导体器件，其特征在于，包括：
第一类型掺杂的半导体层；
位于所述半导体层表面的栅极结构；
位于所述栅极结构两侧的半导体层内的第二类型掺杂的体区；
位于所述体区之间的半导体层内的载流子吸收区，所述载流子吸收区包括多个阵列排列的子吸收区。
2.根据权利要求1所述的功率半导体器件，其特征在于，多个所述子吸收区沿栅极结构长度方向至少排列为一列。
3.根据权利要求1所述的功率半导体器件，其特征在于，多个所述子吸收区沿栅极宽度方向至少排列为一行。
4.根据权利要求1所述的功率半导体器件，其特征在于，所述子吸收区为长条形，所述子吸收区的长度方向与栅极结构的宽度或长度方向平行。
5.根据权利要求1所述的功率半导体器件，其特征在于，所述子吸收区在平行于半导体层表面方向上的横截面为圆形、矩形、正方形、五边形或八边形中的至少一种。
6.根据权利要求1所述的功率半导体器件，其特征在于，所述载流子吸收区的表面与所述半导体层表面共面。
7.根据权利要求1所述的功率半导体器件，其特征在于，所述载流子吸收区边缘与所述体区之间的最小距离大于0且小于等于2μm。
8.根据权利要求1所述的功率半导体器件，其特征在于，相邻子吸收区之间的间距小于2μm。
9.根据权利要求1所述的功率半导体器件，其特征在于，所述载流子吸收区的掺杂深度小于或等于所述体区的掺杂深度。
10.根据权利要求1所述的功率半导体器件，其特征在于，所述载流子吸收区吸收区内掺杂有重金属离子或者所述载流子吸收区为第二类型掺杂。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201820977290.9U CN208315553U (zh) | 2018-06-22 | 2018-06-22 | 功率半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201820977290.9U CN208315553U (zh) | 2018-06-22 | 2018-06-22 | 功率半导体器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN208315553U true CN208315553U (zh) | 2019-01-01 |
Family
ID=64707957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201820977290.9U Active CN208315553U (zh) | 2018-06-22 | 2018-06-22 | 功率半导体器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN208315553U (zh) |
-
2018
- 2018-06-22 CN CN201820977290.9U patent/CN208315553U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI538209B (zh) | 半導體功率元件及其製備方法 | |
| US10886396B2 (en) | Transistor structures having a deep recessed P+ junction and methods for making same | |
| US10211057B2 (en) | Transistor component with reduced short-circuit current | |
| US10020388B2 (en) | Insulated gate bipolar transistor including charge injection regions | |
| WO2019157818A1 (zh) | 一种具有含虚栅的复合栅结构的igbt芯片 | |
| CN107302025B (zh) | 一种具有抗单粒子效应的vdmos器件 | |
| TW201427035A (zh) | 接面位障蕭特基二極體嵌於金氧半場效電晶體單元陣列之整合元件 | |
| US11069772B2 (en) | Techniques for fabricating planar charge balanced (CB) metal-oxide-semiconductor field-effect transistor (MOSFET) devices | |
| CN104638024B (zh) | 一种基于soi的横向恒流二极管及其制造方法 | |
| CN103840007B (zh) | 一种屏蔽栅结构的vdmos晶体管 | |
| CN113363252A (zh) | 沟槽igbt芯片版图结构 | |
| CN208271906U (zh) | 功率半导体器件 | |
| CN208315553U (zh) | 功率半导体器件 | |
| US20190371937A1 (en) | Trench mos device with improved single event burn-out endurance | |
| CN104638022A (zh) | 一种soi横向恒流二极管及其制造方法 | |
| CN103378140A (zh) | 一种绝缘栅双极晶体管 | |
| CN108649073A (zh) | 功率半导体器件 | |
| CN103811545A (zh) | 一种改善扩散区域形貌的功率器件及其制造方法 | |
| CN202633315U (zh) | 一种绝缘栅双极晶体管 | |
| CN108598148B (zh) | 一种具有p型岛缓冲层结构的抗辐射mosfet结构 | |
| CN201425941Y (zh) | 用mos工艺结构集成的二极管芯片 | |
| CN108831834A (zh) | 功率半导体器件的形成方法 | |
| CN110085672A (zh) | 一种tfet器件 | |
| Yang et al. | Analysis of radiation effect of a novel SOI-like LDMOS structure | |
| CN105576008B (zh) | 半导体器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |