CN201425941Y - 用mos工艺结构集成的二极管芯片 - Google Patents

Abstract

用MOS工艺结构集成的二极管芯片。涉及一种由多个单元集成的二极管芯片。本实用新型芯片的硅片中集成有若干个含有8个半导体管的“细胞”电路，每个半导体管中均设有栅(G)、源(S)、漂移区、漏(D)，所述的栅(G)、源(S)短接；在硅片两面设正极面铝钛镍银金属层、负极面铝钛镍银金属层，所述栅(G)嵌入正极面铝钛镍银金属层的底面，所述漏(D)接触负极面铝钛镍银金属层的顶面。本实用新型采用MOS工艺结构设计制造，根据MOC场效应晶体管P沟道器件效应原理，设计成柵－源短路新型结构。正向导通压降小、正向导通功耗及发热量小、电流通过能力强、反向漏电流小、反向高温特性好和具有较强抗静电抗雷电能力。

Description

用MOS工艺结构集成的二极管芯片

技术领域

本实用新型涉及的是一种集成电路芯片，尤其涉及一种由多个单元集成的二极管芯片。

背景技术

为了克服太阳能发电组件因其中某一组被物体遮挡产生光斑效应影响发电输出，采用在每组硅光电池输出端接入一只或多只旁路二极管保证组件输出电路的畅通。前期应用普通整流二极管作为旁路二极管，因其正向导通功耗较大，温度过高而影响发电组件的可靠性；现有技术普遍采用肖特基二极管作为旁路二极管，由金属势垒层形成PN极的肖特基二极管正向功耗较普通整流二极管有所下降，但其抗静电能力比较薄弱；高温下反向漏电流大及反向特性差，使太阳能发电组件旁路二极管在生产和使用中存在着被静电或雷电击穿失效，或影响太阳能发电组件发电效率的现象。

随着国际新能源技术的迅猛发展，太阳能发电作为一项重要的新能源技术，其单元组件发电功率越来越大，对发电组件的可靠性要求越来越高，使用寿命要求越来越长。对超长期工作在室外高、低温条件下的二极管提出了较高的要求：二极管必须满足大功率发电组件的要求有足够大的电流导通能力，较低的正向压降和功耗确保较小的工作极温，较强环境适应性抗静电及雷电能力，较小的高温下反向漏电流以增加光电池发电效率。这些要求都是现有普通整流二极管和肖特基二极管不能满足的。因此研究开发新工艺结构的太阳能旁路二极管芯片及用该芯片封装的旁路二极管器件对太阳能发电组件向高容量；高性能；高可靠性发展具有重要的意义。

实用新型内容

本实用新型的目的在于提供一种正向导通压降小、正向导通功耗及发热量小、电流通过能力强、反向漏电流小、反向高温特性好和具有较强抗静电抗雷电能力的用MOS工艺结构集成的二极管芯片。

本实用新型的技术方案是：所述芯片的硅片中集成有若干个含有8个半导体管的“细胞”电路，每个半导体管中均设有栅(G)、源(S)、漂移区、漏(D)，所述的栅(G)、源(S)短接；在硅片两面设正极面铝钛镍银金属层、负极面铝钛镍银金属层，所述栅(G)嵌入正极面铝钛镍银金属层的底面，所述漏(D)接触负极面铝钛镍银金属层的顶面。

所述的半导体管的栅(G)在水平面上的投影为条形，8个条形的半导体管的栅(G)间隔排列呈方块状，构成所述的“细胞”电路；所述芯片中相邻“细胞”电路互呈90°布设。

本实用新型采用MOS工艺结构设计制造，根据MOC场效应晶体管P沟道器件效应原理，设计成柵-源短路新型结构，通过优化设计和工艺参数制成二极管。当G、S加上正偏压时，依靠柵极SiO₂层中的带电中心、正的柵压使沟道中载流子数增多，形成反型沟道，导电能力增强，二极管成导通状态。当G、S为负偏压时则反之，二极管成阻断状态。本实用新型正向导通压降小、正向导通功耗及发热量小、电流通过能力强、反向漏电流小、反向高温特性好和具有较强抗静电抗雷电能力。

附图说明

图1是本实用新型中半导体管的结构示意图

图中1栅(G)，2是正极面铝钛镍银金属层，3是源(S)，4是漂移区，5是电子流向，6是负极面铝钛镍银金属层，7是漏(D)；

图2是图1的工作原理图

图3是本实用新型的结构示意图

图中8是“细胞”电路。

图4是图3中M处局部放大图

具体实施方式

本实用新型如图1-4所示，芯片的硅片中集成有若干个含有8个半导体管的“细胞”电路8，每个半导体管中均设有栅(G)1、源(S)3、漂移区4、漏(D)7，栅(G)1、源(S)3短接；在硅片两面设正极面铝钛镍银金属层2、负极面铝钛镍银金属层6，栅(G)1嵌入正极面铝钛镍银金属层2的底面，漏(D)7接触负极面铝钛镍银金属层6的顶面。半导体管的栅(G)1在水平面上的投影为条形，8个条形的半导体管的栅(G)1间隔排列呈方块状，构成“细胞”电路8；芯片中相邻“细胞”电路8互呈90°布设。

本实用新型工作时，电子沿电子流向5运动，正极导通。

本实用新型的实现方法

典型工艺流程和技术要求

1、衬底制备

N+/N-硅单晶外延片4”(Ф76.2±0.2mm)片厚＝380±10μm

N-外延层厚＝6±0.5μm，N-外延层电阻率＝1.5±0.1Ω/cm～2.5±0.1Ω/cm

N+衬底电阻率≤0.004Ω/cm

2、一次氧化：

掺氯氧化：SiO2厚＝1600A0

3、多晶硅淀积：LPCVD法淀积2000A0多晶硅膜

4、一次光刻：刻出MOC-D二极管图形窗口

5、P型杂质扩散：离子注入硼，源区扩散结深Xj＝1.5μm  簿层电阻R0＜10Ω/口

6、低温淀积氮氧化硅：“LPCVD”法淀积2000A0氮氧化硅

7、二次光刻：刻出电极孔

8、蒸AlTiNiAg多层金属电极

9、背面减薄 片厚＝250微米 蒸AlTiNiAg

10、合金化：在500℃下合金化

11、芯片测试：：VRRM≥45V；≥60V(I0＝0.1mA)。IR＝0.2mA(60V)

12、据片。

13、包装。

本实用新型试制品的电特性如下：

极限值

Claims (2)

1、用MOS工艺结构集成的二极管芯片，其特征在于，所述芯片的硅片中集成有若干个含有8个半导体管的“细胞”电路，每个半导体管中均设有栅(G)、源(S)、漂移区、漏(D)，所述的栅(G)、源(S)短接；在硅片两面设正极面铝钛镍银金属层、负极面铝钛镍银金属层，所述栅(G)嵌入正极面铝钛镍银金属层的底面，所述漏(D)接触负极面铝钛镍银金属层的顶面。

2、根据权利要求1所述的用MOS工艺结构集成的二极管芯片，其特征在于，所述的半导体管的栅(G)在水平面上的投影为条形，8个条形的半导体管的栅(G)间隔排列呈方块状，构成所述的“细胞”电路；所述芯片中相邻“细胞”电路互呈90°布设。

Images