CN208111435U - 具有芯片座的导线架结构 - Google Patents
具有芯片座的导线架结构 Download PDFInfo
- Publication number
- CN208111435U CN208111435U CN201820614090.7U CN201820614090U CN208111435U CN 208111435 U CN208111435 U CN 208111435U CN 201820614090 U CN201820614090 U CN 201820614090U CN 208111435 U CN208111435 U CN 208111435U
- Authority
- CN
- China
- Prior art keywords
- chip carrier
- platform
- frame structure
- conducting wire
- wire frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004033 plastic Substances 0.000 claims description 9
- 229920003023 plastic Polymers 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 8
- 239000004568 cement Substances 0.000 claims description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000010949 copper Substances 0.000 claims description 3
- 239000003822 epoxy resin Substances 0.000 claims description 3
- 229920000647 polyepoxide Polymers 0.000 claims description 3
- 230000017525 heat dissipation Effects 0.000 abstract description 4
- 230000000994 depressogenic effect Effects 0.000 abstract 2
- 238000000034 method Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 238000005530 etching Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 241000218202 Coptis Species 0.000 description 2
- 235000002991 Coptis groenlandica Nutrition 0.000 description 2
- 230000004075 alteration Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000000354 decomposition reaction Methods 0.000 description 2
- 238000010147 laser engraving Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000007731 hot pressing Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Led Device Packages (AREA)
Abstract
一种具有芯片座的导线架结构，包括：一芯片座、一平台及一线路层。该芯片座具有一凹陷部，该凹陷部两侧各具有一固晶部，另于该芯片座的背面形成一散热面。该平台具有一第一集线部、一第二集线部、一走线部及二连接部，该走线部与二连接部之间具有使二固晶部外露的二通孔；又，该平台具有多个沟槽，所述多个沟槽分别设于第一集线部、第二集线部及走线部上，该第一集线部及该第二集线部的所述多个沟槽中各设一贯穿孔。该线路层设于所述多个沟槽及贯穿孔中。其中该芯片座与该平台结合后，该芯片座的固晶部由该平台的正面外露，该散热面由该平台背面外露。
Description
技术领域
本实用新型有关一种导线架，尤指一种具有芯片座的导线架(Chip-on-Lead)结构。
背景技术
已知，目前的IC半导体芯片或发光二极管的发光芯片在封装时，都是将芯片固晶在具有导线架的芯片座上，再进行打金线使芯片与塑料座体的导线架的导线电性连接，在打完金线后于利用树脂于该芯片及该导线封装成型。
而上述的半导体组件的芯片座在制作时，将一金属板通过冲压或蚀刻技术形成导线架，再将冲压或蚀刻完成的导线架进行电镀处理，在该导线架电镀后，再进行粗化处理，使后制的芯片及塑料与该导线架的结合性高，以提供后续的固晶、打线、封胶的方便性。
由于上述的该芯片座在制作时，制作造流程长，难度高，良率不佳，线(脚)与线(脚)之间的间距受到限制无法缩小，而且此种工艺所制作出来的芯片座没有提供散热效果，因此在芯片运作时，所以产生的热源也将无法散去，易造成芯片的损坏。
实用新型内容
因此，本实用新型的主要目的，在于解决传统缺失，本实用新型提供一新技术，将芯片座以金属材质制作，利用塑料包覆该芯片座，并使芯片座的一侧面形成固晶区，另一面形成散热面，以提供芯片有效的散热区域。
本实用新型的另一目的，在于利用激光雕刻技术成型有多条的沟槽，在通过薄膜沉积技术在该沟槽中形成有导线的线路层。在不需要开制设计引脚的模具，使导线架设计弹性大，且线路可以随时做设计变更，让线(脚)与线(脚)之间的间距缩小，使制作成本大幅降低，制作良率提升。
为达上述的目的，本实用新型提供一种具有芯片座的导线架结构，包括：一芯片座、一平台及一线路层。该芯片座上具有一凹陷部，该凹陷部的两侧各具有一相对应的固晶部，另于该芯片座的背面形成一散热面。该平台上具有一第一集线部、一第二集线部及连接于该第一集线部与该第二集线部之间的一走线部与二连接部，在该走线部与该二连接部之间各具有使该二固晶部外露的二相对应的通孔；又，在该平台正面及背面具有多个沟槽，所述多个沟槽分别设于该第一集线部、该第二集线部及该走线部的正面及背面上，再于该第一集线部及该第二集线部的所述多个沟槽中各设一贯穿孔。该线路层设于所述多个沟槽及所述多个贯穿孔中。其中，该芯片座与该平台结合后，使该芯片座的固晶部由该平台的正面外露，该散热面由该平台的背面外露。
在本实用新型之一实施例中，该二固晶部的表面高于该走线部的表面。
在本实用新型之一实施例中，该二固晶部的两端各延伸有一组接部。
在本实用新型之一实施例中，该二连接部上各具有二凹槽，所述多个凹槽使该芯片座的组接部跨置。
在本实用新型之一实施例中，该芯片座为铜材质。
在本实用新型之一实施例中，该平台为塑料。
在本实用新型之一实施例中，该塑料为环氧树脂封装材料。
在本实用新型之一实施例中，该线路层包含有多条的走线段、打线段及焊垫部，以及与所述多个走线段、该打线段及该焊垫部电性连接的导电部，所述多个导电部由该平台正面贯穿至该平台的背面。
在本实用新型之一实施例中，该走线部的表面设置一绝缘层，以该绝缘层覆盖该走线段。
在本实用新型之一实施例中，该绝缘层为绝缘胶。
附图说明
图1，为本实用新型的导线架结构的分解示意图；
图2，为图1的平台的背面示意图；
图3，为本实用新型的导线架结构的立体外观示意图；
图4，为图2的背面示意图；
图5，为图2的侧视示意图；
图6，为本实用新型的导线架结构与芯片固接示意图；
图7，为图6的断面示意图；
图8，为本实用新型的导线架的另一实施例示意图。
其中附图标记为：
导线架结构 10
芯片座 1
凹陷部 11
固晶部 12
组接部 13
散热面 14
平台 2
第一集线部 21
第二集线部 22
走线部 23
连接部 24
通孔 25
凹槽 26
沟槽 27
贯穿孔 28
线路层 3
走线段 31
打线段 32
焊垫部 33
导电部 34
芯片 20
导线 30
绝缘层 40
具体实施方式
兹有关本实用新型的技术内容及详细说明，现在配合图式说明如下：
请参阅图1-5，为本实用新型的导线架的分解、平台的背面、立体外观、背面及侧视示意图。如图所示：本实用新型的具芯片座的导线架结构10，包括：一芯片座1、一平台2及一线路层3。其中，将该芯片座1利用蚀刻技术形成有固晶区域后，利用塑料包覆该芯片座1，并使芯片座1的一侧面形成固晶区，另一面形成一外露式的散热面，在于该塑料所形成的平台2上利用激光雕刻技术成型有多的沟槽27，在通过薄膜沉积技术在该沟槽27中形成有导线的线路层3。
该芯片座1，在蚀刻技术后，在该芯片座1上具有一凹陷部11，该凹陷部11使该芯片座1的两侧各形成有一固接芯片(图中未示)的固晶部12，在于该固晶部12的两端各延伸有一组接部13，以该组接部13跨接于该线架2上。另于，该芯片座1的背面形成一散热面14。在本图式中，该芯片座1为铜材质。
该平台2，利用射出或热压技术将塑料与该芯片座1结合形成平台2，同时使该芯片座1的散热面14外露，在成型后的平台2上具有一第一集线部21、一第二集线部22及连接于该第一集线部21与该第二集线部22之间的一走线部23与二连接部24。在该走线部23与该二连接部24形成有二相对的通孔25，该二通孔25使该二固晶部12外露，在该二固晶部12外露时，该二固晶部12的表面高于该走线部23的表面。另，于该二连接部24上各具有二凹槽26，所述多个凹槽26使该芯片座1的组接部13跨置，使该芯片座1组接于该平台2上。又，通过激光雕刻技术在该平台2正面及背面激光雕刻出多个沟槽27，所述多个沟槽27分别设于该第一集线部21与该第二集线部22之间的一走线部23的正面及背面。再于该第一集线部21及该第二集线部22的所述多个沟槽27中各钻设一贯穿孔28，所述多个贯穿孔28贯穿该平台2的正面及背面的所述多个沟槽27。在本图式中，该平台2为塑料的环氧树脂封装材料(EpoxyMolding Compound，EMC)。
该线路层3，于所述多个沟槽27及所述多个贯穿孔28中进行薄膜沉积技术，在薄膜沉积过程中使金属材料沉积在所述多个沟槽27及所述多个贯穿孔28里形成一线路层3，该线路层3包含有多条的走线段31、打线段32及焊垫部33，以及与所述多个走线段31、该打线段32及该焊垫部33电性连接的导电部34，所述多个导电部34由该平台2正面贯穿至该平台2的背面。
在上述所完成的导线架结构10不但具有固接芯片的区域，同时也提供芯片所产生热源散热的区域，以确保芯片的正常运作及使用寿命。
请参阅图6-7，为本实用新型的导线架结构与芯片固接及图6的断面示意图。如图所示：本实用新型的导线架结构10在与芯片20固接时，为将该芯片20固接于该芯片座1的二固晶部12上，由于该二固晶部12的表面高于该平台2的走线部23的表面，使该芯片20的底面不会与该走线部23上的所述多个走线段31接触形成短路问题。
在该芯片20固接于该芯片座1的二固晶部12后，在通过打线技术将导线30的一端电性连接于该走线部22的所述多个走线段31的一端上，再将导线30的另一端电性连接于所述多个打线段32上，即完成固晶及打线工艺。且该导线架结构10可以通过该平台2背面的焊垫部33焊接于所运用的电路板(图中未示)上。
在芯片20运作时，所产生的热源由该芯片座1的该二固晶部12将热源传导至该芯片座1背面的散热面14上以进行散热，以确保芯片20不会因为温度过高而损坏。
此外，该平台2上制作线路层3，使该导线架1设计弹性大，让该线路层3可以随时做设计变更及线路层3之间的线(脚)与线(脚)的间距可以缩的更小，使制作更加简单，也使制作成本大幅降低，制作良率提升。
请参阅图8，为本实用新型的导线架结构的另一实施例示意图。如图所示：在固接该芯片20时，若固定芯片20是使用银胶(图中未示)固定时，担心固接该芯片20的银胶跨过到走线部23的走线段31时，会使银胶与走线段31发生短路问题，因此在该走线部23的表面设置一绝缘层40，该绝缘层40为绝缘胶，以防止该银胶与该走线部23上的走线段31发生短路。
若是，使用绝缘胶(图中未示)将该芯片20固接于该芯片座1的二固晶部12时，则无此需使用绝缘层40。
惟以上所述仅为本实用新型的较佳实施例，非意欲局限本实用新型的专利保护范围，故举凡运用本实用新型说明书或图式内容所为的等效变化，均同理皆包含于本实用新型的权利保护范围内，合予陈明。
Claims (10)
1.一种具有芯片座的导线架结构，其特征在于，包括：
一芯片座，其上具有一凹陷部，所述凹陷部的两侧各具有一相对应的固晶部，另于所述芯片座的背面形成一散热面；
一平台，其上具有一第一集线部、一第二集线部及连接于所述第一集线部与所述第二集线部之间的一走线部与二个连接部，在所述走线部与所述二个连接部之间各具有使所述固晶部外露的二个相对应的通孔；又，在所述平台正面及背面具有多个沟槽，所述多个沟槽分别设于所述第一集线部、所述第二集线部及所述走线部的正面及背面，再于所述第一集线部及所述第二集线部的所述多个沟槽中各设一贯穿孔；
一线路层，设于所述多个沟槽及所述多个贯穿孔中；
其中，所述芯片座与所述平台结合后，使所述芯片座的二固晶部由所述平台的正面外露，所述散热面由所述平台的背面外露。
2.如权利要求1所述的具有芯片座的导线架结构，其特征在于，所述固晶部的表面高于所述走线部的表面。
3.如权利要求1所述的具有芯片座的导线架结构，其特征在于，所述固晶部的两端各延伸有一组接部。
4.如权利要求3所述的具有芯片座的导线架结构，其特征在于，所述连接部上各具有二凹槽，所述多个凹槽使所述芯片座的组接部跨置。
5.如权利要求1所述的具有芯片座的导线架结构，其特征在于，所述芯片座为铜材质。
6.如权利要求1所述的具有芯片座的导线架结构，其特征在于，所述平台的材质为塑料。
7.如权利要求6所述的具有芯片座的导线架结构，其特征在于，所述塑料为环氧树脂封装材料。
8.如权利要求1所述的具有芯片座的导线架结构，其特征在于，所述线路层包含有多条的走线段、打线段及焊垫部，以及与所述多条走线段、所述打线段及所述焊垫部电性连接的导电部，所述多个导电部由所述平台正面贯穿至所述平台的背面。
9.如权利要求8所述的具有芯片座的导线架结构，其特征在于，所述走线部的表面设置一绝缘层，以所述绝缘层覆盖所述走线段。
10.如权利要求9所述的具有芯片座的导线架结构，其中，所述绝缘层为绝缘胶。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW107204933 | 2018-04-16 | ||
| TW107204933U TWM567481U (zh) | 2018-04-16 | 2018-04-16 | 具有晶片座的導線架結構 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN208111435U true CN208111435U (zh) | 2018-11-16 |
Family
ID=64117417
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201820614090.7U Active CN208111435U (zh) | 2018-04-16 | 2018-04-26 | 具有芯片座的导线架结构 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN208111435U (zh) |
| TW (1) | TWM567481U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110391204A (zh) * | 2018-04-16 | 2019-10-29 | 复盛精密工业股份有限公司 | 具有芯片座的导线架结构 |
-
2018
- 2018-04-16 TW TW107204933U patent/TWM567481U/zh unknown
- 2018-04-26 CN CN201820614090.7U patent/CN208111435U/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110391204A (zh) * | 2018-04-16 | 2019-10-29 | 复盛精密工业股份有限公司 | 具有芯片座的导线架结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWM567481U (zh) | 2018-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20220406703A1 (en) | Method of manufacturing leadframes for semiconductor devices, corresponding leadframe and semiconductor device | |
| US8610134B2 (en) | LED package with flexible polyimide circuit and method of manufacturing LED package | |
| CN101893742B (zh) | 表面贴装多通道光耦合器 | |
| US8394675B2 (en) | Manufacturing light emitting diode (LED) packages | |
| JP2020502779A (ja) | Ｑｆｎ表面実装型ｒｇｂ−ｌｅｄパッケージモジュール及びその製造方法 | |
| JP2020504437A (ja) | 集積型ｒｇｂ−ｌｅｄディスプレイ | |
| CN102881779A (zh) | 发光二极管封装结构的制造方法 | |
| CN208111435U (zh) | 具有芯片座的导线架结构 | |
| CN110391204A (zh) | 具有芯片座的导线架结构 | |
| US20140308767A1 (en) | Method for manufacturing light emitting diode packages | |
| JPH08250625A (ja) | 樹脂封止型半導体装置 | |
| CN104112811B (zh) | 一种led的封装方法 | |
| US20060145312A1 (en) | Dual flat non-leaded semiconductor package | |
| KR100742225B1 (ko) | 고휘도 엘이디 구조 및 그 제조방법 | |
| JPH08236665A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| KR101293181B1 (ko) | 발광 다이오드 패키지 제조 방법 및 발광 다이오드 패키지용 리드 프레임 | |
| CN104465955A (zh) | 一种led灯带及其制作方法 | |
| CN208298818U (zh) | 平板式具线路的导线架结构 | |
| CN108962862B (zh) | 具有线路的导线框架制作方法及其结构 | |
| TWM552187U (zh) | 具線路之導線架結構 | |
| US7951651B2 (en) | Dual flat non-leaded semiconductor package | |
| KR101136392B1 (ko) | 광 패키지 및 그 제조 방법 | |
| KR101309764B1 (ko) | 발광 다이오드 | |
| CN207690827U (zh) | 具有接点沟槽的预成形导线架 | |
| CN108010852A (zh) | 导线架制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |