CN208079372U - 能够生成偏置电压的集成电路以及音频系统 - Google Patents
能够生成偏置电压的集成电路以及音频系统 Download PDFInfo
- Publication number
- CN208079372U CN208079372U CN201820692664.2U CN201820692664U CN208079372U CN 208079372 U CN208079372 U CN 208079372U CN 201820692664 U CN201820692664 U CN 201820692664U CN 208079372 U CN208079372 U CN 208079372U
- Authority
- CN
- China
- Prior art keywords
- circuit
- voltage
- charge pump
- couple
- clock driver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000004044 response Effects 0.000 claims description 19
- 238000000034 method Methods 0.000 abstract description 14
- 230000000694 effects Effects 0.000 abstract description 8
- 238000005516 engineering process Methods 0.000 description 35
- 239000003990 capacitor Substances 0.000 description 17
- 230000005611 electricity Effects 0.000 description 16
- 239000013256 coordination polymer Substances 0.000 description 14
- 230000008859 change Effects 0.000 description 10
- 230000008878 coupling Effects 0.000 description 8
- 238000010168 coupling process Methods 0.000 description 8
- 238000005859 coupling reaction Methods 0.000 description 8
- 230000001276 controlling effect Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 240000002853 Nelumbo nucifera Species 0.000 description 3
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 3
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 238000001914 filtration Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 210000001367 artery Anatomy 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000005086 pumping Methods 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 210000003462 vein Anatomy 0.000 description 2
- 244000131316 Panax pseudoginseng Species 0.000 description 1
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 description 1
- 235000003140 Panax quinquefolius Nutrition 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 235000008434 ginseng Nutrition 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000026676 system process Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R3/00—Circuits for transducers, loudspeakers or microphones
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R19/00—Electrostatic transducers
- H04R19/005—Electrostatic transducers using semiconductor materials
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R2201/00—Details of transducers, loudspeakers or microphones covered by H04R1/00 but not provided for in any of its subgroups
- H04R2201/003—Mems transducers or their use
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R2410/00—Microphones
- H04R2410/03—Reduction of intrinsic noise in microphones
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Acoustics & Sound (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
本实用新型涉及一种能够生成偏置电压的集成电路以及音频系统。本实用新型解决的技术问题是当在指定时间段内偏置电压未达到目标值时，所得到的输出信号可减小并且表现出较差的信噪比。用于生成和/或控制到电气装置的偏置电压的集成电路可包括电荷泵和稳压器。脉冲发生器可用于改变稳压器的输出电压，这继而改变由电荷泵生成的输出电压(偏置电压)。脉冲发生器可在电气装置启动时被激活。本实用新型实现的技术效果是提供能够快速生成并施加偏置电压的集成电路，从而得到改善的输出信号。
Description
技术领域
本实用新型涉及一种能够生成偏置电压的集成电路以及音频系统。
背景技术
许多电气系统需要高的偏置电压以生成适当的输入/输出信号。例如，在MEMS(微机电系统)麦克风系统中，将声学信号转换成电信号所需的偏置电压大约为10-15V。一般来讲，偏置电压必须在指定的时间段内达到目标值，例如在启动后的毫秒内，以实现稳定的输入/输出信号。当电气系统没有在指定的时间段内接收到期望的偏置电压时，系统的输入/输出信号可减小并且可表现出低信噪比。用于降低信号中的噪声的常规方法，诸如低通滤波器，可引入其他负面效应。例如，低通滤波器通常表现出大的时间常数，这会干扰输入/输出信号的稳定。其他系统可包括附加的控制端子以控制偏置电压，这増大了系统的尺寸和成本。
实用新型内容
本实用新型解决的技术问题是当在指定的时间段内偏置电压未达到目标值时，所得到的输出信号可减小并且表现出较差的信噪比。
能够生成和/或控制到电气装置的偏置电压的集成电路可包括电荷泵和稳压器。脉冲发生器可用于改变稳压器的输出电压，这继而改变由电荷泵生成的输出电压(偏置电压)。脉冲发生器可在电气装置启动时被激活。
根据一个方面，一种能够生成偏置电压的集成电路，该集成电路包括：脉冲发生器电路，该脉冲发生器电路被配置为在启动之后生成控制信号；稳压器电路，该稳压器电路耦接到所述脉冲发生电路的输出端子并且被配置为响应于所述控制信号而生成调节器电压；时钟驱动器电路，该时钟驱动器电路耦接到所述稳压器电路的输出端子并被配置为响应于调节器电压而生成时钟驱动器输出信号；和电荷泵系统，该电荷泵系统耦接至时钟驱动器电路的输出端子并且被配置为响应于时钟驱动器输出信号而生成偏置电压。
在上述集成电路的一个实施方案中，时钟驱动器电路被进一步配置为接收时钟信号；并且时钟驱动器电路响应于时钟信号生成时钟驱动器输出信号。
在上述集成电路的一个实施方案中，稳压器电路包括：初级电路，该初级电路被配置为生成基准电压；和次级电路，该次级电路耦接到初级电路并且被配置为根据基准电压而生成调节器电压；调节器电压与基准电压成比例；并且初级电路和次级电路中的至少一者响应于控制信号。
在上述集成电路的一个实施方案中，稳压器电路还包括耦接到初级电路和次级电路中的至少一者的开关电路；并且开关电路包括响应于控制信号的开关。
在上述集成电路的一个实施方案中，偏置电压在启动后的第一周期内达到目标值；并且调节器电压在第一周期期间达到调节器最大值，并且在第一周期之后转变为调节器最小值。
在上述集成电路的一个实施方案中，电荷泵系统包括：电荷泵电路，该电荷泵电路被配置为生成电荷泵输出电压并且包括：多个电荷泵单元，该耦接到时钟驱动器输出信号；和积分器电路，该积分器电路直接耦接到电荷泵单元中的一者；低通滤波器，该低通滤波器耦接到电荷泵电路的输出端子；和二极管，该二极管与低通滤波器并联耦接。
在上述集成电路的一个实施方案中，脉冲发生器电路包括：第一RC网络；和第二RC网络，该第二RC网络经由第一反相器链、触发器装置和第二反相器链连接至第一RC网络。
根据另一个方面，音频系统包括：微机电装置；和集成电路，该集成电路耦接到所述微机电装置，该集成电路包括：脉冲发生器电路，该脉冲发生器电路被配置为在启动之后生成控制信号；一种耦接到所述脉冲发生电路的稳压器电路，该稳压器电路包括：初级电路，该初级电路被配置为生成基准电压；和次级电路，该次级电路耦接到初级电路并且被配置为响应于基准电压和控制信号中的至少一者而生成调节器电压；时钟驱动器电路，该时钟驱动器电路耦接到稳压器电路并且被配置为响应于调节器电压而生成时钟驱动器输出信号；和电荷泵系统，该电荷泵系统耦接到时钟驱动器电路并且被配置为响应于时钟驱动器输出信号而生成偏置电压；其中偏置电压在启动音频系统之后的0毫秒至50毫秒的范围内达到目标值。
在上述音频系统的一个实施方案中，电荷泵系统包括：电荷泵电路，该电荷泵电路被配置为生成电荷泵输出电压并且包括：多个电荷泵单元，该多个电荷泵单元耦接到时钟驱动器输出信号；和积分器电路，该积分器电路直接耦接到电荷泵单元中的一者；低通滤波器，该低通滤波器耦接到电荷泵电路的输出端子；和二极管，该二极管与低通滤波器并联耦接；并且脉冲发生器电路包括：第一RC网络；和第二RC网络，所述第二RC网络经由第一反相器链、触发器装置和第二反相器链连接到第一RC网络。
在上述音频系统的一个实施方案中，所述稳压器电路还包括开关电路，该开关电路耦接到所述初级电路和所述次级电路中的至少一者；并且开关电路包括响应于控制信号的开关。
本实用新型实现的技术效果是提供能够快速生成并施加偏置电压的集成电路，从而得到经改善的输出信号。
附图说明
当结合以下示例性附图考虑时，可参照具体实施方式更全面地了解本技术。在以下附图中，通篇以类似附图标记指代各附图当中的类似元件和步骤。
图1是根据本技术的示例性实施方案的系统的框图；
图2是根据本技术的示例性实施方案的系统的期望偏置电压波形和实际偏置电压波形；
图3是根据本技术的示例性实施方案的系统的期望输入信号波形和实际输入信号波形；
图4是根据本技术的示例性实施方案的电荷泵系统的电路示意图；
图5是示出根据本技术的示例性实施方案的电荷泵系统的输出电压相对于时间的曲线图；
图6是示出根据本技术的示例性实施方案的电荷泵系统的偏置电压相对于时间以及常规电荷泵系统的偏置电压相对于时间的曲线图；
图7是根据本技术的第一示例性实施方案的稳压器的电路图；
图8是根据本技术的第二示例性实施方案的稳压器的电路图；
图9是示出根据本技术的示例性实施方案的稳压器的输出电压相对于时间的曲线图；
图10是根据本技术的示例性实施方案的时钟驱动器的电路图；
图11是示出根据本技术的示例性实施方案的时钟驱动器的输入时钟值和输出时钟值相对于时间的曲线图；
图12是根据本技术的示例性实施方案的脉冲发生器的电路图；
图13是示出根据本技术的示例性实施方案的脉冲发生器电路的输出电压相对于时间的曲线图；并且
图14是示出根据本技术的示例性实施方案的脉冲发生器电路的电源电压相对于时间以及脉冲发生器电路的中间电压相对于时间的曲线图。
具体实施方式
本技术可在功能块部件和各种加工步骤方面进行描述。此类功能块可通过被配置为执行指定功能并且实现各种结果的任何数量的部件来实现。例如，本技术可采用可执行多种功能的各种滤波器、放大器、信号转换器、驱动器以及半导体器件，诸如晶体管、电容器等。此外，本技术可结合任何数量的电子系统实施，所述电子系统诸如机动车、航空、“智能设备”、便携式设备和消费类电子产品，并且所描述的系统仅为本技术的示例性应用。此外，本技术可采用任何数量的常规技术用于脉冲生成、时钟信号生成、电压调节等。
根据本技术的各个方面的用于控制偏置电压的方法和设备可结合任何适当的电子系统来操作，所述电子系统诸如音频系统、麦克风系统、视频电话、声学系统、听力装置等。
参见图1，根据本技术的各个方面的电子设备可包括被配置为检测并处理声音的音频系统100。例如，系统100可包括耦接到集成电路(IC)105的微机电系统(MEMS)装置110。在各种实施方案中，MEMS装置110和IC 105可集成在单个芯片上。
在各种实施方案中，MEMS装置110可使用柔性隔膜将声压力波转换为电信号，例如模拟电信号。MEMS装置110可以用常规的MEMS处理技术制成。然而，模拟信号源可包括任何合适的模拟信号源，诸如麦克风、传感器或信号发生器。
IC 105可耦接到MEMS装置110以提供偏置电压VB并且接收来自MEMS装置110的输入信号IN。IC 105可包括被适当地配置为处理输入信号IN、调节各种电路和/或系统的电压以及生成偏置电压的各种电路和/或系统。IC 105可被配置为接收电源电压(诸如正电源电压VDD)和基准电压(诸如接地GND和负电源电压VSS)。在示例性实施方案中，IC 105可包括脉冲发生器电路140、稳压器电路145、时钟分频器电路150、时钟驱动器电路135和电荷泵系统130，它们彼此结合工作以生成偏置电压VB。
在各种实施方案中，IC 105可进一步耦接到用于产生时钟信号CLK的时钟发生器或其他时序电路(未示出)或者包括该时钟发生器或其他时序电路。可将时钟信号CLK传输到IC 105的输入端子。时钟发生器可产生对称的方波和/或其他合适的波形。在各种实施方案中，时钟发生器可由谐振电路和放大器形成。时钟发生器可以形成在与IC 105相同的芯片上或者配套芯片上。
时钟分频器电路150可被配置为接收具有输入频率fin的输入时钟信号CLK，并生成具有输出频率fout(诸如由以下描述：fout＝fin/n，其中n是整数)的输出时钟信号，诸如时钟分频器输出信号COUT。时钟分频器电路150可包括任何合适的部件、逻辑门、半导体器件等以在给定特定的输入信号下生成具有期望频率的期望输出信号。时钟分频器150可产生对称的方波或其他合适的波形。可根据任何合适的参数来选择n值，诸如特定的应用、功率消耗限制等。在示例性实施方案中，时钟分频器电路150耦接到时钟驱动器电路135并将时钟分频器输出信号COUT传输到时钟驱动器电路135。
脉冲发生器电路140生成控制信号Vout。脉冲发生器电路140可包括能够在系统100启动时(例如，当施加正电源电压VDD时)生成具有最大电压值Vmax的脉冲的任何电路。例如，参见图12，脉冲发生器电路140可包括第一RC网络600和第二RC网络605，该第一RC网络600包括与第一电阻器625串联的第一电容器635，该第二RC网络605包括与第二电阻器630串联的第二电容器640。第一RC网络600和第二RC网络605经由第一反相器链610耦接。脉冲发生器电路140还可包括常规的施密特触发器620和第二反相器链615，其中施密特触发器620耦接在第二RC网络和第二反相器链615之间。
最大电压值Vmax可根据特定应用、期望的偏置电压等来选择，并且受第一电阻器和第二电阻器625、630以及第一电容器和第二电容器635、640的值的影响。因此，可选择第一电阻器和第二电阻器625、630以及第一电容器和第二电容器635、640的值以产生特定的最大电压值Vmax。
参见图1和图12-14，根据示例性实施方案，脉冲发生器电路140生成具有脉冲宽度的矩形脉冲。脉冲发生器电路140可耦接到正电源电压VDD和负电源电压VSS。脉冲宽度可由第一RC网络600和第二RC网络605调节。一般来讲，通过调整第二RC网络605的时间常数来改变脉冲宽度。VY的斜率通过第二电阻器630和第二电容器640的值改变，并且因此脉冲宽度也改变。可选择第二电阻器630和第二电容器640的值以产生特定的脉冲宽度。脉冲发生器电路140可进一步耦接到稳压器电路145，并且被配置为将控制信号Vout传输到稳压器电路145。在示例性实施方案中，脉冲发生器电路140可集成在IC 105内，然而在另选的实施方案中，脉冲发生器电路140可形成在IC 105外部的伴随芯片上。
参见图7-8，根据各种实施方案，稳压器电路145生成基准电压VREF和调节器电压VREG。根据各种实施方案，稳压器145与时钟驱动器135和电荷泵系统130结合操作以调节偏置电压VB。根据各种实施方案，系统100在启动之后立即増加偏置电压VB一段时间，例如，根据各种实施方案，稳压器电路145可基于来自脉冲发生器电路140的控制信号Vout生成可变调节器电压VREG。在示例性实施方案中，基准电压VREF和调节器电压VREG可与控制信号Vout成比例。稳压器电路145可经由时钟驱动器135耦接到电荷泵系统130并被配置为经由时钟驱动器135将调节器电压VREG传输至电荷泵系统130。因此，基准电压VREF和调节器电压VREG的变化影响偏置电压VB。例如，随着基准电压VREF増加，调节器电压VREG也増加，并且偏置电压VB也増加。
参见图7-9，稳压器电路145可包括任何合适的电路和/或系统以根据控制信号Vout生成基准电压VREF，包括任何适当数量及类型的晶体管、电容元件、电阻元件等。在示例性实施方案中，稳压器电路145包括初级电路400、次级电路410和开关电路405。
开关电路405根据来自脉冲发生器140的控制信号Vout选择性地将初级电路400和次级电路410中的一者耦接到基准电压，诸如负电源电压VSS，以实现基准电压VREF和调节器电压VREG的改变。在各种实施方案中，开关电路405可包括响应于控制信号Vout的开关420和电阻器RA，并且开关420可与电阻器RA串联耦接。例如，开关420可根据控制信号Vout进行操作，以将电阻器RA耦接到负电源电压VSS或者将电阻器RA从负电源电压VSS去耦。在一个实施方案中，并且参见图7，开关电路405可耦接到初级电路400。在另选的实施方案中，并且参见图8，开关电路405可耦接到次级电路410。
示例性稳压器电路145可包括用于生成可变基准电压VREF的初级电路400。例如，初级电路400可被配置为带隙基准电路。根据各种实施方案，开关电路405耦接到初级电路400和次级电路410中的一者，以实现调节器电压VREG的改变。
根据各种实施方案，初级电路400可包括多个晶体管，所述多个晶体管包括如下的多个晶体管MP1、MP2、MP3、QN1、QN2、QN3和多个电阻元件，诸如电阻器R1、R2。晶体管QN1具有基极-发射极电压VBE1，晶体管QN2具有基极-发射极电压VBE2，晶体管QN3具有基极-发射极电压VBE3，晶体管QN1具有集电极电流I1，晶体管QN2具有集电极电流I2，并且晶体管QN3具有集电极电流I3。因此：
VBE2＝VBE1+R1×I1(公式1)。
此外，晶体管MP1和MP2分别具有漏极电流I1、I2，并且如果晶体管MP1和MP2的尺寸相同，则I2＝I1。此外，晶体管QN1和QN2的尺寸比由M：N来描述。因此，以下是正确的：
因此，I1可被描述为：
其中k是玻尔兹曼常数，T是以开尔文为单位的温度，并且VBE1是晶体管QN1的基极-发射极电压，q是电子上的电荷量，而M和N分别是等于等效晶体管QN1和QN2的晶体管的数量。
如果晶体管MP2和MP3尺寸相同，则I3＝I2＝I1，并且因此：
并且基准电压VREF可描述如下：
VREF＝VBE3+R2×I3 (公式5),以及
初级电路400可表现出各种温度特性。例如，基准电压VREF可通过例如调节电阻器R1、R2的值来调节至期望的温度系数(例如，调节电阻器r 1，r 2的值)，因为基极-发射极电压VBE1的温度系数为负值(例如约-2mV/℃)，并且热电压VT(其中VT＝(k*T)/q)的温度系数为正值(例如，约0.09mV/℃)。因此，可通过将R2设置为q以及R1设置为k×T来调整电阻器R1、R2以除去热电压的影响，并且可将电流I1和I3设置为期望值。此外，由于基准电压VREF不依赖于正电源电压VDD，初级电路400能够产生精确的基准电压VREF。
次级电路410可被配置为生成调节器电压VREG。次级电路可耦接至初级电路400并且被配置为接收基准电压VREF。这样，基准电压VREF影响调节器电压VREG。在各种实施方案中，次级电路410可包括能够结合彼此操作以根据基准电压生成调节器器电压VREG的任何合适的部件。例如，根据各种实施方案，次级电路410可包括运算放大器(op-amp)415以提供高DC増益、晶体管MP4以及各种电阻器，诸如电阻器R4A、R4B。电阻器R4A、R4B和晶体管MP4可串联耦接。次级电路410可包括将电阻器之间的节点N连接到运算放大器415的同相端子(+)的反馈回路。初级电路400可经由运算放大器415的反相端子(-)耦接到次级电路410，其中运算放大器被配置为接收基准电压VREF。
根据各种实施方案，调节器电压VREG和基准电压VREF之间的关系可被描述为：
并且因为运算放大器的DC増益非常高，
根据一个实施方案，并且参考图7，其中开关电路405耦接到初级电路400，例如在晶体管QN1和电阻器R1之间，可如下计算等效电阻RX：
因此，电压基准VREF可如下描述：
其中基准电压VREF根据来自脉冲发生器电路140的控制信号VOUT而变化。因此，调节电压VREG随着基准电压VREF变化而变化，并且基准电压VREF根据控制信号VOUT而变化。因此，脉冲发生器电路140的操作对基准电压VREF、调节器电压VREG和偏置电压VB有影响。
根据另选的实施方案，并且参见图8，在开关电路405耦接到次级电路410(例如次级电路410的节点N)的情况下，可如下计算等效电阻RY：
因此，电压基准VREF可通过以下方式描述描述：
因此，调节电压VREG随基准电压VREF的变化而变化，并且基准电压VREF根据控制信号VOUT而变化。因此，脉冲发生器电路140的操作和所得到的控制信号VOUT对基准电压VREF、调节器电压VREG和偏置电压VB有影响。
时钟驱动器135在预定的上升时间和下降时间生成具有各种电压电平的信号。例如，参见图10-11，时钟驱动器135可接收诸如时钟驱动器输出信号COUT的时钟驱动器输入信号CLKIN，并且生成时钟驱动器输出信号CLKOUT。在示例性实施方案中，时钟驱动器135可包括耦接到第二反相器525(也称为非反相缓冲器)的第一反相器520。第一反相器520可包括与第二晶体管510串联耦接的第一晶体管500，并且第二反相器525可包括与第四晶体管串联耦接的第三晶体管505。第一晶体管500和第三晶体管505可被配置为PMOS晶体管，并且第一晶体管510和第四晶体管515可被配置为NMOS晶体管。第一反相器520和第二反相器525可耦接到稳压器电路145并且接收调节器电压VREG。因此，时钟输出信号CLKOUT的电压电平可与调节器电压VREG相称。
电荷泵系统130根据时钟驱动器输出信号CLKOUT生成偏置电压VB。电荷泵系统130可被配置为从较低电压生成较高电压，在短时间段(例如，约10-20ms)内生成期望的偏置电压VB且从中间信号除去噪声。例如，参见图4-6，电荷泵系统130可包括电荷泵325、低通滤波器330和二极管310。
电荷泵电路325可被配置为生成电荷泵输出CPOUT(即，中间信号)，其中电荷泵输出CPOUT大于正电源电压VDD。在示例性实施方案中，电荷泵电路325可包括具有多个电荷泵单元300(1):300(N)和多个电容器305(1):305(N)的常规电荷泵电路。电荷泵输出CPOUT可根据以下描述：CPOUT＝[单元数量]*VDD。因此，可根据具体应用、期望的电荷泵输出CPOUT和其他相关因素来选择电荷泵单元的数量。此外，电荷泵电路325可包括积分器电路335，诸如RC网络，以有利于电荷泵电路325在启动和/或操作期间的正常运转。积分器电路335可包括电阻器340及电容器345。积分器电路335可直接耦接至电荷泵单元300中的一者，例如第一电荷泵单元300(1)。此外，电阻器340的第一端部可耦接到与电荷泵电路325相同的基准电压，诸如接地GND，并且电容器345可耦接到负电源电压VSS。
低通滤波器330可被配置为衰减偏置电压VB中的各种频率。例如，在示例性实施方案中，低通滤波器330耦接到电荷泵电路325并且被配置为接收电荷泵输出CPOUT。在示例性实施方案中，低通滤波器330具有低截止频率以从电荷泵输出CPOUT中除去噪声，从而提供具有最小噪声的偏置电压VB。低通滤波器330可包括与电容器320串联的电阻器315。低通滤波器330还可具有由以下描述的时间常数Tc(以秒计)：Tc＝C*R，其中C为电容器320的电容值，并且R为电阻器315的电阻值。
二极管310可被配置为在短时间内提供期望的偏置电压VB并且减小低通滤波器330的效应(长时间常数TC)。例如，二极管310可与电阻器315并联耦接。这样，二极管310充当短路并且提供増加的电流流动，因此减小了时间常数TC在偏置电压VB上的效应。因此，在启动之后，偏置电压VB快速増加。
二极管310可被配置为具有约0.5-0.7V的阈值电压的正向偏置二极管。例如，参见图6，未结合二极管310的常规电荷泵系统130具有线性増加的偏置电压VB，而与低通滤波器330并联地结合二极管310的常规的电荷泵系统130具有在启动之后快速地增加以及然后以较低的速率继续增加的偏置电压VB。启动之后偏置电压VB的快速增加和之后的减慢的增加是由于启动之后二极管310是打开的以及由于电容器320施加的反相偏置稍后二极管310关闭的结果。因此，偏置电压VB不跟随电荷泵输出CPOUT，并且直到稍后由于低通滤波器330的时间常数Tc才达到目标值。
根据各种实施方案，再次参见图1，IC 105还可包括各种电路和/或系统以处理输入信号IN并将其转换为数字信号(即，数字数据)。例如，系统100可包括前置放大器115、滤波器120和信号转换器，诸如ADC 125。来自MEMS装置110的输入信号IN可直接或间接地耦接到IC 105以进行处理。在各种实施方案中，前置放大器115、滤波器120和ADC 125可串联耦接。
前置放大器115可放大输入信号IN。前置放大器115可包括任何合适的电路和/或系统以接收输入信号IN并将放大的信号传输到过滤器120。前置放大器115可以任何合适的方式配置以用于特定应用和/或环境。
在各种实施方案中，IC 105可在模拟至数字转换之前处理输入信号IN，例如以抑制混叠和/或产生具有期望精度的信号。例如，滤波器120可包括低通滤波器以通过具有低于预定频率的频率的输入模拟信号，并衰减具有高于预定频率的频率的信号。在各种实施方案中，滤波器120可被配置为模拟滤波器，并且可使用无源元件诸如电阻元件(未示出)和/或电容器(未示出)来制造，例如因为此类无源元件的尺寸可小并且消耗比有源元件诸如晶体管更小的电流。在示例性实施方案中，滤波器120被配置为接收来自前置放大器115的放大信号。
ADC 125可将模拟信号转换成数字信号。在各种实施方案中，ADC 125可包括用于将输入信号IN转换成数字信号(即，数字数据)的任何合适的电路。例如，ADC 125可包括Δ-ΣADC或其他合适的ADC架构。ADC 125可与滤波器120和/或前置放大器115串联耦接。ADC125可以任何合适的方式被配置以用于特定应用和/或环境。
在操作中，IC 105可生成偏置电压VB，该偏置电压VB在启动之后短时间内达到目标值并且保持目标值。因此，输入信号IN表现出改善的信号质量，从而导致更精确的数字数据。根据各种实施方案，IC 105可被配置为生成在系统100启动后能够调节的各种信号。
在示例性操作中，参见图1-14，在系统100启动时，脉冲发生器电路140接收电源电压VDD并且脉冲发生器电路140生成控制信号VOUT。控制信号VOUT在第一周期T1内达到最大值VOUT_MAX(即，控制信号最大值)。在示例性实施方案中，控制信号VOUT形成正方形脉冲。脉冲发生器电路140将控制信号VOUT传输至稳压器电路145。稳压器电路145响应于控制信号VOUT并根据控制信号VOUT生成稳压器电压VREG。例如，当控制信号VOUT为高(“打开”)时，基准电压VREF达到最大值，并且调节器电压VREG达到最大值。另选地，当控制信号为低(“关闭”)时，基准电压VREF达到最小值，并且调节器电压VREG达到最小值。
在示例性实施方案中，在第一周期T1中，并且参见图9和图13，当控制信号VOUT处于最大值VOUT_MAX时，当控制信号VOUT达到其最大值VOUT_MAX(即，控制信号最大值)时，调节器电压VREG増大并且达到最大值VREG_MAX(即调节器最大值)。当控制信号VOUT恢复到零时，调节器电压VREG第二周期T2期间转变为最小值VREG_MIN(即，调节器最小值)。第二周期T2可紧接第一周期T1。调节器最大值VREG_MAX与调节器最小值VREG_MIN之间的电压差值可被设定为等于二极管310的阈值电压除以电荷泵电路325中的电荷泵单元的总数(N)(即，(VREG_MAX-VREG_MIN)＝[二极管310的阈值电压]/[N电荷泵单元])。
在第一周期T1期间并且在脉冲发生器电路140传输控制信号COUT之后，时钟驱动器电路135接收调节器电压VREG和时钟分频器输出信号COUT。时钟驱动器电路135根据调节器电压VREG和时钟分频器输出信号COUT而生成时钟驱动器输出信号CLKOUT。在示例性实施方案中，并且参见图9、图11和图13，当调节器电压VREG处于调节器最大值VREG_MAX时，时钟驱动器输出信号CLKOUT达到与调节器最大值VREG_MAX和控制信号最大值VOUT_MAX一致的最大值CLKOUT_MAX(即，时钟驱动器最大值)。当控制信号VOUT恢复至零并且调节器电压VREG恢复至调节器最小值VREG_MIN时，时钟驱动器输出信号CLKOUT在第二周期T2期间转变为最小值CLKOUT_MIN(即，时钟驱动器输出最小值)。
在第一周期T1期间并且在脉冲发生器电路140传输控制信号COUT之后，电荷泵系统130接收时钟驱动器输出信号CLKOUT。在示例性实施方案中，并且参见图5和图11，电荷泵电路325根据时钟驱动器输出信号CLKOUT生成电荷泵输出CPOUT。当电荷泵系统130接收时钟驱动器输出最大值CLKOUT_MAX时，电荷泵输出CPOUT在第一周期T1期间达到最大值CPOUT_MAX(即，电荷泵最大值)。电荷泵系统130然后使电荷泵输出CPOUT通过低通滤波器330以通过期望的频率，并且并联连接的二极管310允许电容器320更快地充电。电荷泵最大值CPOUT_MAX与电荷泵最小值CPOUT_MIN之间的电压差值可设定为等于二极管310的阈值电压。因此，电荷泵系统130能够比常规IC生成更快地达到目标值的偏置电压VB，并且能够保持目标值，因为调节器电压VREG被调节成补偿二极管310的阈值电压并且低通滤波器330的时间常数由于二极管310的关闭周期被减小，这改善了输入信号IN质量，例如如图2和图3中所示。
在前面的描述中，已经参考具体的示例性实施方案描述了该技术，然而，可在不脱离本技术的范围的情况下做出各种修改和改变。所示和所述特定具体实施方式用于展示所述技术及其最佳模式，而不旨在以任何方式另外限制本技术的范围。实际上，为简洁起见，方法和系统的常规制造、连接、制备和其它功能方面可能未详细描述。此外，多张图中示出的连接线旨在表示各种元件之间的示例性功能关系和/或步骤。在实际系统中可能存在多个替代的或另外的功能关系或物理连接。
以示例性而非限制性方式考虑说明和附图，并且所有此类修改旨在包括在本技术的范围内。因此，应通过所述的一般实施方案及其在法律意义上的等同形式，而不是仅通过上述具体示例确定所述技术的范围。例如，除非另外明确说明，否则可以任何顺序执行任何方法或工艺实施方案中列举的步骤，并且不限于具体示例中提供的明确顺序。另外，任何装置实施方案中列举的部件和/或元件可以多种排列组装或者以其他方式进行操作配置，以产生与本技术基本上相同的结果，因此不限于具体示例中阐述的具体配置。
上文已经针对具体实施方案描述了有益效果、其他优点和问题解决方案。然而，任何有益效果、优点、问题解决方案或者可使任何具体有益效果、优点或解决方案出现或变得更明显的任何要素都不应被解释为关键、所需或必要特征或组成部分。
术语“包含”、“包括”或其任何变型形式旨在提及非排他性的包括，使得包括一系列要素的过程、方法、制品、组合物或装置不仅仅包括这些列举的要素，而且还可包括未明确列出的或此类过程、方法、制品、组合物或装置固有的其他要素。除了未具体引用的那些，本技术的实施所用的上述结构、布置、应用、比例、元件、材料或部件的其他组合和/或修改可在不脱离其一般原理的情况下变化或以其他方式特别适于具体环境、制造规范、设计参数或其他操作要求。
根据一个方面，一种能够生成偏置电压的集成电路，该集成电路包括：脉冲发生器电路，该脉冲发生器电路被配置为在启动之后生成控制信号；稳压器电路，该稳压器电路耦接到所述脉冲发生电路的输出端子并且被配置为响应于所述控制信号而生成调节器电压；时钟驱动器电路，该时钟驱动器电路耦接到所述稳压器电路的输出端子并被配置为响应于调节器电压而生成时钟驱动器输出信号；和电荷泵系统，该电荷泵系统耦接至时钟驱动器电路的输出端子并且被配置为响应于时钟驱动器输出信号而生成偏置电压。
在一个实施方案中，时钟驱动器电路被进一步配置为接收时钟信号；并且时钟驱动器电路响应于时钟信号而生成时钟驱动器输出信号。
在一个实施方案中，稳压器电路包括：初级电路，该初级电路被配置为生成基准电压；和次级电路，该次级电路耦接到初级电路并且被配置为根据基准电压而生成调节器电压；其中所述调节器电压与所述基准电压成比例。
在一个实施方案中，初级电路和次级电路中的至少一者响应于所述控制信号。
在一个实施方案中，稳压器电路还包括耦接到初级电路和次级电路中的至少一者的开关电路；并且开关电路包括响应于所述控制信号的开关。
在一个实施方案中，偏置电压在启动后的第一周期内达到目标值；并且调节器电压在第一周期期间达到调节器最大值，并且在第一周期之后转变为调节器最小值。
在一个实施方案中，第一周期在启动后立即的0毫秒至50毫秒的范围内。
在一个实施方案中，电荷泵系统包括：电荷泵电路，该电荷泵电路被配置为生成电荷泵输出电压并且包括：多个电荷泵单元，该多个电荷泵单元耦接到时钟驱动器输出信号；和积分器电路，该积分器电路直接耦接到电荷泵单元中的一者；低通滤波器，该低通滤波器耦接到电荷泵电路的输出端子；和二极管，该二极管与低通滤波器并联耦接。
在一个实施方案中，电荷泵输出电压在第一周期期间达到电荷泵最大值，并且在第一周期之后转变为电荷泵最小值。并且调节器最大值与调节器最小值之间的差值等于二极管的阈值电压除以多个电荷泵单元。
在一个实施方案中，脉冲发生器电路包括：第一RC网络；和第二RC网络，该第二RC网络经由第一反相器链、触发装置和第二反相器链连接到第一RC网络。
在另一方面，用于控制偏置电压的方法包括：在启动之后生成电压脉冲；响应于所述电压脉冲而生成调节器电压；响应于所述调节器电压而生成时钟驱动器输出信号；并且根据时钟驱动器输出信号而生成偏置电压；其中所述偏置电压在启动之后在第一周期期间达到目标值。
在一个操作中，第一周期是在启动后立即的0毫秒至50毫秒的范围内。
在一个操作中，调节器电压在第一周期期间达到调节器最大值，并且在第一周期之后转变为调节器最小值。
在一个操作中，上述方法还包括生成电荷泵输出电压，其中电荷泵输出电压在所述第一周期期间达到电荷泵最大值，并且在所述第一周期之后转变为电荷泵最小值。
在一个操作中，偏置电压在第一周期之后保持目标值。
在一个操作中，生成调节器电压包括根据电压脉冲来操作开关电路。
在一个操作中，上述方法还包括生成基准电压，其中调节器电压与基准电压成比例。
在又一个方面，音频系统包括：微机电装置；集成电路，该集成电路耦接到所述微机电装置，该集成电路包括：脉冲发生器电路，该脉冲发生器电路被配置为在启动之后生成控制信号；一种耦接到所述脉冲发生电路的稳压器电路，该稳压器电路包括：初级电路，该初级电路被配置为生成基准电压；和次级电路，该次级电路耦接到初级电路并且被配置为响应于基准电压和控制信号中的至少一者而生成调节器电压；时钟驱动器电路，该时钟驱动器电路耦接到稳压器电路并且被配置为响应于调节器电压而生成时钟驱动器输出信号；电荷泵系统，该电荷泵系统耦接到所述时钟驱动器电路并且被配置为响应于所述时钟驱动器输出信号而生成偏置电压；其中所述偏置电压在启动后的第一周期内达到目标值并且在所述第一周期之后保持所述目标值；其中所述偏置电压在启动音频系统之后的0毫秒至50毫秒的范围内达到目标值。
在一个实施方案中，第一周期在启动之后立即的0毫秒至50毫秒的范围内。
在一个实施方案中，调节器电压在第一周期期间达到调节器最大值，并且在第一周期之后转变成调节器最小值。
在一个实施方案中，电荷泵系统包括：电荷泵电路，该电荷泵电路被配置为生成电荷泵输出电压并且包括：多个电荷泵单元，该多个电荷泵单元耦接到时钟驱动器输出信号；和积分器电路，该积分器电路直接耦接到电荷泵单元中的一者；低通滤波器，该低通滤波器耦接到电荷泵电路的输出端子；和二极管，该二极管与低通滤波器并联耦接；脉冲发生器电路包括：第一RC网络；和第二RC网络，该第二RC网络经由第一反相器链、触发装置和第二反相器链连接到第一RC网络。
在一个实施方案中，稳压器电路还包括耦接到初级电路和次级电路中的至少一者的开关电路；并且开关电路包括响应于所述控制信号的开关。
上文已结合示例性实施方案描述了本技术。然而，可在不脱离本技术的范围的情况下对示例性实施方案作出变化和修改。这些和其他变化或修改旨在包括在本技术的范围内，如随附权利要求所述。
Claims (10)
1.一种能够生成偏置电压的集成电路，其特征在于，包括：
脉冲发生器电路，所述脉冲发生器电路被配置为在启动之后生成控制信号；
稳压器电路，所述稳压器电路耦接到所述脉冲发生器电路的输出端子并且被配置为响应于所述控制信号而生成调节器电压；
时钟驱动器电路，所述时钟驱动器电路耦接到所述稳压器电路的输出端子并且被配置为响应于所述调节器电压而生成时钟驱动器输出信号；和
电荷泵系统，所述电荷泵系统耦接到所述时钟驱动器电路的输出端子并且被配置为响应于所述时钟驱动器输出信号而生成所述偏置电压。
2.根据权利要求1所述的集成电路，其特征在于：
所述时钟驱动器电路被进一步配置为接收时钟信号；并且
所述时钟驱动器电路响应于所述时钟信号而生成所述时钟驱动器输出信号。
3.根据权利要求1所述的集成电路，其特征在于：
所述稳压器电路包括：
初级电路，所述初级电路被配置为生成基准电压；和
次级电路，所述次级电路耦接到所述初级电路并且被配置为根据所述基准电压生成所述调节器电压；
所述调节器电压与所述基准电压成比例；并且
所述初级电路和所述次级电路中的至少一者响应于所述控制信号。
4.根据权利要求3所述的集成电路，其特征在于：
所述稳压器电路还包括开关电路，所述开关电路耦接到所述初级电路和所述次级电路中的至少一者；并且
所述开关电路包括响应于所述控制信号的开关。
5.根据权利要求1所述的集成电路，其特征在于：
所述偏置电压在启动后的第一周期内达到目标值；并且
所述调节器电压在所述第一周期期间达到调节器最大值并且在所述第一周期之后转变成调节器最小值。
6.根据权利要求1所述的集成电路，其特征在于，所述电荷泵系统包括：
电荷泵电路，所述电荷泵电路被配置为生成电荷泵输出电压并且包括：
多个电荷泵单元，所述多个电荷泵单元耦接到所述时钟驱动器输出信号；和
积分器电路，所述积分器电路直接耦接到所述多个电荷泵单元中的一者；
低通滤波器，所述低通滤波器耦接到所述电荷泵电路的输出端子；和
二极管，所述二极管与所述低通滤波器并联耦接。
7.根据权利要求1所述的集成电路，其特征在于，所述脉冲发生器电路包括：
第一RC网络；和
第二RC网络，所述第二RC网络经由第一反相器链、触发装置和第二反相器链连接到所述第一RC网络。
8.一种音频系统，其特征在于，包括：
微机电装置；和
集成电路，所述集成电路耦接到所述微机电装置，所述集成电路包括：
脉冲发生器电路，所述脉冲发生器电路被配置为在启动所述音频系统之后生成控制信号；
稳压器电路，所述稳压器电路耦接到所述脉冲发生器电路，所述稳压器电路包括：
初级电路，所述初级电路被配置为生成基准电压；和
次级电路，所述次级电路耦接到所述初级电路并且被配置为响应于所述基准电压和所述控制信号中的至少一者而生成调节器电压；
时钟驱动器电路，所述时钟驱动器电路耦接到所述稳压器电路并且被配置为响应于所述调节器电压而生成时钟驱动器输出信号；和
电荷泵系统，所述电荷泵系统耦接到所述时钟驱动器电路并且被配置为响应于所述时钟驱动器输出信号而生成偏置电压；
其中所述偏置电压在启动所述音频系统之后的0毫秒至50毫秒的范围内达到目标值。
9.根据权利要求8所述的音频系统，其特征在于：
所述电荷泵系统包括：
电荷泵电路，所述电荷泵电路被配置为生成电荷泵输出电压并且包括：
多个电荷泵单元，所述多个电荷泵单元耦接到所述时钟驱动器输出信号；和
积分器电路，所述积分器电路直接耦接到所述多个电荷泵单元中的一者；
低通滤波器，所述低通滤波器耦接到所述电荷泵电路的输出端子；和
二极管，所述二极管与所述低通滤波器并联耦接；并且
所述脉冲发生器电路包括：
第一RC网络；和
第二RC网络，所述第二RC网络经由第一反相器链、触发装置和第二反相器链连接到所述第一RC网络。
10.根据权利要求8所述的音频系统，其特征在于：
所述稳压器电路还包括开关电路，所述开关电路耦接到所述初级电路和所述次级电路中的至少一者；并且
所述开关电路包括响应于所述控制信号的开关。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US15/613,437 US10165356B1 (en) | 2017-06-05 | 2017-06-05 | Methods and apparatus for controlling a bias voltage |
| US15/613,437 | 2017-06-05 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN208079372U true CN208079372U (zh) | 2018-11-09 |
Family
ID=64045685
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201820692664.2U Active CN208079372U (zh) | 2017-06-05 | 2018-05-10 | 能够生成偏置电压的集成电路以及音频系统 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US10165356B1 (zh) |
| CN (1) | CN208079372U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112788509A (zh) * | 2019-11-07 | 2021-05-11 | 美商楼氏电子有限公司 | 麦克风组件、集成电路和操作音频电路的方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102017127308A1 (de) * | 2017-11-20 | 2019-05-23 | Tdk Electronics Ag | Ladepumpe und Mikrofonschaltungsanordnung |
| CN112425100B (zh) * | 2018-07-12 | 2024-04-16 | 三菱电机株式会社 | 光接收电路、光接收器、光终端装置以及光通信系统 |
| US20230010835A1 (en) * | 2021-07-08 | 2023-01-12 | Novatek Microelectronics Corp. | Output circuit and related control method with pumping compensation |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3025398B2 (ja) | 1993-08-13 | 2000-03-27 | 旭化成マイクロシステム株式会社 | 高電圧スイッチング回路 |
| US6107862A (en) | 1997-02-28 | 2000-08-22 | Seiko Instruments Inc. | Charge pump circuit |
| JP2007198252A (ja) | 2006-01-26 | 2007-08-09 | Toyota Motor Corp | 内燃機関の制御装置 |
| JP2009033688A (ja) | 2007-07-31 | 2009-02-12 | Renesas Technology Corp | 半導体集積回路およびウルトラワイドバンド・インパルスラジオ・送信機の動作方法 |
| US7977927B2 (en) | 2007-08-08 | 2011-07-12 | Advanced Analogic Technologies, Inc. | Step-up DC/DC voltage converter with improved transient current capability |
| JP5804943B2 (ja) * | 2008-05-05 | 2015-11-04 | エプコス ピーティーイー リミテッド | 高速で精密な電荷ポンプ |
| GB2466648B (en) * | 2008-12-30 | 2011-09-28 | Wolfson Microelectronics Plc | Apparatus and method for biasing a transducer |
| KR101511160B1 (ko) | 2009-01-06 | 2015-04-13 | 삼성전자주식회사 | 차지 펌프 회로 및 이를 이용한 전압 변환 장치 |
| JP2011130604A (ja) * | 2009-12-18 | 2011-06-30 | Sanyo Electric Co Ltd | 充電回路、増幅回路 |
| US9337722B2 (en) * | 2012-01-27 | 2016-05-10 | Invensense, Inc. | Fast power-up bias voltage circuit |
| US9332369B2 (en) * | 2013-10-22 | 2016-05-03 | Infineon Technologies Ag | System and method for automatic calibration of a transducer |
| GB2521416B (en) * | 2013-12-19 | 2017-02-01 | Cirrus Logic Int Semiconductor Ltd | Biasing circuitry for MEMS transducers |
| US9190903B2 (en) * | 2013-12-20 | 2015-11-17 | Infineon Technologies, Ag | System and method for a controlled feedback charge pump |
| US9628920B2 (en) * | 2014-10-16 | 2017-04-18 | Infineon Technologies Ag | Voltage generator and biasing thereof |
| US9420391B2 (en) * | 2014-12-02 | 2016-08-16 | Infineon Technologies Ag | Microphone configuration and calibration via supply interface |
-
2017
- 2017-06-05 US US15/613,437 patent/US10165356B1/en active Active
-
2018
- 2018-05-10 CN CN201820692664.2U patent/CN208079372U/zh active Active
- 2018-11-21 US US16/197,411 patent/US10757504B2/en active Active
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112788509A (zh) * | 2019-11-07 | 2021-05-11 | 美商楼氏电子有限公司 | 麦克风组件、集成电路和操作音频电路的方法 |
| CN112788509B (zh) * | 2019-11-07 | 2023-03-03 | 美商楼氏电子有限公司 | 麦克风组件、集成电路和操作音频电路的方法 |
| US11778390B2 (en) | 2019-11-07 | 2023-10-03 | Knowles Electronics, Llc. | Microphone assembly having a direct current bias circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| US20180352327A1 (en) | 2018-12-06 |
| US10165356B1 (en) | 2018-12-25 |
| US20190090054A1 (en) | 2019-03-21 |
| US10757504B2 (en) | 2020-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN208079372U (zh) | 能够生成偏置电压的集成电路以及音频系统 | |
| US10924069B2 (en) | System and method for low distortion capacitive signal source amplifier | |
| US20150181352A1 (en) | Biasing circuitry for mems transducers | |
| JP5804943B2 (ja) | 高速で精密な電荷ポンプ | |
| US9743196B2 (en) | System and method for a programmable voltage source | |
| US5389829A (en) | Output limiter for class-D BICMOS hearing aid output amplifier | |
| US6759836B1 (en) | Low drop-out regulator | |
| US9337722B2 (en) | Fast power-up bias voltage circuit | |
| TWI661669B (zh) | 多級放大器 | |
| US9190903B2 (en) | System and method for a controlled feedback charge pump | |
| CN106685214B (zh) | 带电流估计器的前馈控制系统 | |
| CN103809642B (zh) | 电流输出电路和两线制变送器 | |
| TW200941174A (en) | Power management circuit and method of frequency compensation thereof | |
| JP2018516408A (ja) | 低ドロップアウト電圧レギュレータ装置 | |
| CN105071801A (zh) | 抗工艺、电压、温度变化的低功耗尾电流型环形振荡电路 | |
| CN110392326A (zh) | 用于微机电声换能器的接口电子电路及对应的方法 | |
| CN116055955B (zh) | 一种消音电路及芯片 | |
| CN110034732A (zh) | 低噪声参考信号生成方法和电路 | |
| Srinath et al. | A Capacitive sensor readout circuit with low power mode and variable gain operations | |
| CN108267645B (zh) | 占空比检测电路 | |
| KR20150080102A (ko) | 반도체 장치 | |
| WO2014007987A1 (en) | Analog circuit configured for fast, accurate startup | |
| Chaisotthee et al. | Low swing CMOS current mode charge pump | |
| JP2008182308A (ja) | 給電回路 | |
| JPH08313574A (ja) | 方形波−電圧変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |