CN207965713U - 高匹配高精度压差生成电路 - Google Patents

Abstract

一种高匹配高精度压差生成电路，包括控制信号产生电路和压差电路，所述控制信号产生电路包括时钟芯片和控制电路，所述时钟芯片包括两个输入端口和多个信号输出端口，所述信号输出端口与所述控制电路相连，所述控制电路接收所述信号输出端口电信号并将电源分为两路输出从电流输出端口输出，所述两路电流输出差值不变，所述控制电路的电流输出端口与所述压差电路相连，所述压差电路包括三极管，所述三极管用于生成压差。上述高匹配高精度压差生成电路采用由时钟控制信号控制占空比及连接三极管的方式形成压差，使得每一路电流均被采样，压差仅与时钟控制信号的占空比及三极管的参数有关，受工艺影响小，弥补了电流镜失配的缺点。

Description

高匹配高精度压差生成电路

技术领域

本实用新型涉及集成电路领域，特别是涉及一种高匹配高精度压差生成电路。

背景技术

现有的压差生成电路一般采用电流镜工作方式，复制一路电流，在连接有电阻的两个端口之间形成压差。

但目前的压差生成电路通过电流镜复制的电流受工艺影响大，失配较明显。

实用新型内容

基于此，有必要针对目前的压差生成电路通过电流镜复制的电流受工艺影响大，失配较明显的问题，提供一种高匹配高精度压差生成电路。

一种高匹配高精度压差生成电路，包括控制信号产生电路和压差电路，所述控制信号产生电路包括时钟芯片和控制电路，所述时钟芯片包括两个输入端口和多个信号输出端口，所述输入端口用于输入时钟信号，所述信号输出端口根据输入的时钟信号输出相应电信号，所述信号输出端口与所述控制电路相连，所述控制电路接收所述信号输出端口电信号并将电源电压分为两路输出从电流输出端口输出，两个电流输出端口分别为第一电流输出端口和第二电流输出端口，所述两路电流输出差值不变，所述控制电路的电流输出端口与所述压差电路相连，所述压差电路包括2个三极管，所述三极管用于生成压差。

在其中一个实施例中，所述压差电路包括第一电源、第二电源、第一开关单元、第二开关单元、第三开关单元和第四开关单元，所述第一开关单元和所述第二开关单元状态相同，所述第三开关单元和所述第四开关单元状态相同，所述第一开关单元和所述第二开关单元打开时，所述第三开关单元和所述第四开关单元闭合，所述第一开关单元和所述第二开关单元闭合时，所述第三开关单元和所述第四开关单元打开，所述第一开关单元连接在所述第一电流输出端口与所述第一电源之间，所述第二开关单元连接在所述第二电流输出端口与所述第二电源之间，所述第三开关单元连接在所述第二电流输出端口与所述第一电源之间，所述第四开关单元连接在所述第一电流输出端口与所述第二电源之间。

在其中一个实施例中，所述第一开关单元和所述第二开关单元闭合时，所述第三开关单元和所述第四开关单元打开，所述第一电流输出端口将电流输出给所述第一电源，所述第二电流输出端口将电流输出给所述第二电源，所述第一开关单元和所述第二开关单元打开时，所述第三开关单元和所述第四开关单元闭合，所述第二电流输出端口将电流输出给所述第一电源，所述第一电流输出端口将电流输出给所述第二电源。

在其中一个实施例中，所述第一开关单元、第二开关单元、第三开关单元和第四开关单元均与所述信号输出端口连接。

在其中一个实施例中，所述控制电路包括16个开关单元，其中第五开关单元、第六开关单元、第七开关单元、第八开关单元、第九开关单元、第十开关单元、第十一开关单元和第十二开关单元并联且与所述第一电流输出端口连接，第十三开关单元、第十四开关单元、第十五开关单元、第十六开关单元、第十七开关单元、第十八开关单元、第十九开关单元和第二十开关单元并联且与所述第二电流输出端口连接。

在其中一个实施例中，所述时钟芯片包括18个信号输出端口，其中第一信号输出端口与所述第一开关单元和所述第二开关单元连接，第二信号输出端口与所述第三开关单元和所述第四开关单元连接，第三信号输出端口到第十八信号输出端口与所述第五开关单元到第二十开关单元对应连接。

在其中一个实施例中，所述第三信号输出端口到第十八信号输出端口输出低电平时，所述第五开关单元到第二十开关单元闭合，所述第五开关单元到第十二开关单元闭合时间越长，所述第一电流输出端口输出电流越大，所述第十三开关单元到第二十开关单元闭合时间越长，所述第二电流输出端口输出电流越大。

在其中一个实施例中，所述第一信号输出端口输出低电平时，所述第五开关单元到第十二开关单元闭合时间为所述第十三开关单元到第二十开关单元闭合时间的7倍，所述第一信号输出端口输出高电平时，所述第十三开关单元到第二十开关单元闭合时间为所述第五开关单元到第十二开关单元闭合时间的7 倍。

在其中一个实施例中，所述压差电路包括2个PNP三极管，2个PNP三极管型号相同。

在其中一个实施例中，所述时钟芯片还包括工作使能信号输入端口和复位信号输入端口。

上述高匹配高精度压差生成电路采用由时钟控制信号控制占空比及连接三极管的方式形成压差，使得每一路电流均被采样，压差仅与时钟控制信号的占空比及三极管的参数有关，受工艺影响小，弥补了电流镜失配的缺点。

附图说明

图1为本实用新型的实施例的高匹配高精度压差生成电路的示意图；

图2为本实用新型的实施例的高匹配高精度压差生成电路的时钟芯片的示意图；

图3为本实用新型的实施例的高匹配高精度压差生成电路的时钟信号的信号波形图；

图4为本实用新型的实施例的高匹配高精度压差生成电路的控制电路的示意图；

图5为本实用新型的实施例的高匹配高精度压差生成电路的压差电路的示意图。

具体实施方式

为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。

请参见图1，图1为本实用新型的实施例的高匹配高精度压差生成电路的示意图。

在本实施例中，所述高匹配高精度压差生成电路包括控制信号产生电路和压差电路，所述控制信号产生电路包括时钟芯片和控制电路。所述控制信号产生电路与所述压差电路相连。

请参见图2，图2为本实用新型的实施例的高匹配高精度压差生成电路的时钟芯片的示意图。

在本实施例中，所述时钟芯片包括两个系统时钟输入端口、工作使能信号输入端口ENH、复位信号输入端口RST和18个信号输出端口。所述第二系统时钟输入端口CLK2输入的时钟信号周期为所述第一系统时钟输入端口CLK1 输入时钟信号周期的4倍。所述信号输出端口分别为第一信号输出端口CON0、第二信号输出端口CON0_D、第三信号输出端口CON1、第四信号输出端口 CON1_D、第五信号输出端口CON2、第六信号输出端口CON2_D、第七信号输出端口CON3、第八信号输出端口CON3_D、第九信号输出端口CON4、第十信号输出端口CON4_D、第十一信号输出端口CON5、第十二信号输出端口 CON5_D、第十三信号输出端口CON6、第十四信号输出端口CON6_D、第十五信号输出端口CON7、第十六信号输出端口CON7_D、第十七信号输出端口 CON8、第十八信号输出端口CON8_D。所述第二信号输出端口CON0_D输出信号波形与所述第一信号输出端口CON0输出信号波形相反，所述第四信号输出端口CON1_D输出信号波形与所述第三信号输出端口CON1输出信号波形相反，所述第六信号输出端口CON2_D输出信号波形与所述第五信号输出端口 CON2输出信号波形相反，所述第八信号输出端口CON3_D输出信号波形与所述第七信号输出端口CON3输出信号波形相反，所述第十信号输出端口CON4_D 输出信号波形与所述第九信号输出端口CON4输出信号波形相反，所述第十二信号输出端口CON5_D输出信号波形与所述第十一信号输出端口CON5输出信号波形相反，所述第十四信号输出端口CON6_D输出信号波形与所述第十三信号输出端口CON6输出信号波形相反，所述第十六信号输出端口CON7_D输出信号波形与所述第十五信号输出端口CON7输出信号波形相反，所述第十八信号输出端口CON8_D输出信号波形与所述第十七信号输出端口CON8输出信号波形相反。所述第一系统时钟输入端口CLK1、第二系统时钟输入端口CLK2、第一信号输出端口CON0、第三信号输出端口CON1、第五信号输出端口CON2、第七信号输出端口CON3、第九信号输出端口CON4、第十一信号输出端口 CON5、第十三信号输出端口CON6、第十五信号输出端口CON7、第十七信号输出端口CON8信号波形图如图3所示。在其它实施例中，所述时钟芯片信号输出端口个数可以变化，只需相应变换输出波形达到控制效果即可。

请参见图4，图4为本实用新型的实施例的高匹配高精度压差生成电路的控制电路的示意图。

在本实施例中，所述控制电路包括电压输入端口VREF、16个开关单元和2 个电流输出端口。所述电压输入端口VREF用于输入偏置电压。所述2个电流输出端口分别为第一电流输出端口Roud1和第二电流输出端口Roud2。所述16 个开关单元分别为第五开关单元M5、第六开关单元M6、第七开关单元M7、第八开关单元M8、第九开关单元M9、第十开关单元M10、第十一开关单元M11、第十二开关单元M12、第十三开关单元M13、第十四开关单元M14、第十五开关单元M15、第十六开关单元M16、第十七开关单元M17、第十八开关单元 M18、第十九开关单元M19、第二十开关单元M20。其中第五开关单元M5、第六开关单元M6、第七开关单元M7、第八开关单元M8、第九开关单元M9、第十开关单元M10、第十一开关单元M11和第十二开关单元M12并联且与所述第一电流输出端口Roud1连接，第十三开关单元M13、第十四开关单元M14、第十五开关单元M15、第十六开关单元M16、第十七开关单元M17、第十八开关单元M18、第十九开关单元M19和第二十开关单元M20并联且与所述第二电流输出端口Roud2连接。所述第五开关单元M5到第二十开关单元M20与所述第三信号输出端口CON1到第十八信号输出端口CON8_D对应连接。所述第三信号输出端口CON1到第十八信号输出端口CON8_D输出低电平时，所述第五开关单元M5到第二十开关单元M20闭合，所述第五开关单元M5到第十二开关单元M12闭合时间越长，所述第一电流输出端口Roud1输出电流越大，所述第十三开关单元M13到第二十开关单元M20闭合时间越长，所述第二电流输出端口Roud2输出电流越大。所述控制电路还包括另外八个相互并联的开关单元，分别为第二十一开关单元M21、第二十二开关单元M22、第二十三开关单元 M23、第二十四开关单元M24、第二十五开关单元M25、第二十六开关单元M26、第二十七开关单元M27、第二十八M28开关单元。所述电压输入端口VREF与所述第二十一开关单元M21连接。在本实施例中，所述开关单元采用PMOS开关管。在其它实施例中，所述开关单元可以采用其它元件，只需起到根据所述时钟芯片输出信号调整输出电流效果即可。

请参见图5，图5为本实用新型的实施例的高匹配高精度压差生成电路的压差电路的示意图。

在本实施例中，所述压差电路包括第一电源VR1、第二电源VR2、第一开关单元M1、第二开关单元M2、第三开关单元M3和第四开关单元M4。所述第一开关单元M1和所述第二单元均与所述第一信号输出端口CON0连接，所述第三开关单元M3和所述第四开关单元M4均与所述第二信号输出端口CON0_D 连接。当所述第一信号输出端口CON0和所述第二信号输出端口CON0_D输出低电平时，所述第一开关单元M1、第二开关单元M2、第三开关单元M3和第四开关单元M4闭合，当所述第一信号输出端口CON0和所述第二信号输出端口CON0_D输出高电平时，所述第一开关单元M1、第二开关单元M2、第三开关单元M3和第四开关单元M4打开。由图2可知，所述第一信号输出端口CON0 和所述第二信号输出端口CON0_D输出电平相反，因此所述第一开关单元M1 和所述第二开关单元M2打开时，所述第三开关单元M3和所述第四开关单元 M4闭合，所述第一开关单元M1和所述第二开关单元M2闭合时，所述第三开关单元M3和所述第四开关单元M4打开。所述第一开关单元M1连接在所述第一电流输出端口Roud1与所述第一电源VR1之间，所述第二开关单元M2连接在所述第二电流输出端口Roud2与所述第二电源VR2之间，所述第三开关单元 M3连接在所述第二电流输出端口Roud2与所述第一电源VR1之间，所述第四开关单元M4连接在所述第一电流输出端口Roud1与所述第二电源VR2之间。所述第一开关单元M1和所述第二开关单元M2闭合时，所述第三开关单元M3 和所述第四开关单元M4打开，所述第一电流输出端口Roud1将电流输出给所述第一电源VR1，所述第二电流输出端口Roud2将电流输出给所述第二电源VR2，所述第一开关单元M1和所述第二开关单元M2打开时，所述第三开关单元M3和所述第四开关单元M4闭合，所述第二电流输出端口Roud2将电流输出给所述第一电源VR1，所述第一电流输出端口Roud1将电流输出给所述第二电源VR2。在本实施例中，所述开关单元采用PMOS开关管。在其它实施例中，所述开关单元可以采用其它元件，只需起到根据所述时钟芯片输出信号调整输出电流效果即可。

在本实施例中，所述压差电路还包括2个三极管和电阻R1。所述三极管分别为第一三极管Q1和第二三极管Q2。所述三极管用于接收所述第一电源VR1 和第二电源VR2输送的电流并在所述电阻R1处形成压差。所述第一三极管Q1 和所述第二三极管Q2的发射极与所述第一电源VR1和第二电源VR2连接。

在本实施例中，所述第一三极管Q1和所述第二三极管Q2为同型号三极管。所述第一三极管Q1和所述第二三极管Q2的基极发射极电压VBE＝VTln(I0/Is)。 VT为三极管固定参数，Is为二极管的反向饱和电流，由于两只三极管型号相同，因此VT与Is均相同。I0为流过二极管发射极的电流，也即所述第一三极管Q1 和所述第二三极管Q2由所述第一电源VR1和所述第二电源VR2处接收的电流。若所述第一三极管Q1流过发射极的电流为I01，基极发射极电压为VBE1，所述第二三极管Q2流过发射极的电流为I02，基极发射极电压为VBE2，则I01： I02＝N：1时，VBE1-VBE2＝VTlnN。两个三极管输出电压为V1和V2，则 V1＝VB1-VBE1，V2＝VB2-VBE2，VB1＝VB2，所以V1-V2＝VBE1-VBE2＝VTlnN。

在本实施例中，当第一信号输出端口CON0为低电平时，所述第一电源VR1 的电流由所述第一电流输出端口Roud1提供，流经第一三极管Q1；所述第二电源VR2的电流由所述第二电流输出端口Roud2提供，流经第二三极管Q2。此时，流至所述第一三极管Q1的电流为所述第三信号输出端口CON1、第五信号输出端口CON2、第七信号输出端口CON3、第九信号输出端口CON4、第十一信号输出端口CON5、第十三信号输出端口CON6、第十五信号输出端口CON7、第十七信号输出端口CON8为低电平时，通过所述控制电路输送给所述压差电路各时刻下的平均电流；而流至所述第二三极管Q2的电流则为所述第四信号输出端口CON1_D、第六信号输出端口CON2_D、第八信号输出端口CON3_D、第十信号输出端口CON4_D、第十二信号输出端口CON5_D、第十四信号输出端口CON6_D、第十六信号输出端口CON7_D、第十八信号输出端口CON8_D 为低电平时，通过所述控制电路输送给所述压差电路各时刻下的平均电流；由图2可知，在所述第一信号输出端口CON0为低电平时，所述第三信号输出端口CON1、第五信号输出端口CON2、第七信号输出端口CON3、第九信号输出端口CON4、第十一信号输出端口CON5、第十三信号输出端口CON6、第十五信号输出端口CON7、第十七信号输出端口CON8的低电平时间为所述第四信号输出端口CON1_D、第六信号输出端口CON2_D、第八信号输出端口CON3_D、第十信号输出端口CON4_D、第十二信号输出端口CON5_D、第十四信号输出端口CON6_D、第十六信号输出端口CON7_D、第十八信号输出端口CON8_D 的低电平时间的1/7，因此I01：I02＝1/7，因此VR2-VR1＝VTln7。

当第一信号输出端口CON0为高电平时，所述第一电源VR1的电流由所述第二电流输出端口Roud2提供，流经第二三极管Q2；所述第二电源VR2的电流由所述第一电流输出端口Roud1提供，流经第一三极管Q1。此时，流至所述第一三极管Q1的电流为所述第四信号输出端口CON1_D、第六信号输出端口 CON2_D、第八信号输出端口CON3_D、第十信号输出端口CON4_D、第十二信号输出端口CON5_D、第十四信号输出端口CON6_D、第十六信号输出端口CON7_D、第十八信号输出端口CON8_D为低电平时，通过所述控制电路输送给所述压差电路各时刻下的平均电流；而流至所述第二三极管Q2的电流则为所述第三信号输出端口CON1、第五信号输出端口CON2、第七信号输出端口 CON3、第九信号输出端口CON4、第十一信号输出端口CON5、第十三信号输出端口CON6、第十五信号输出端口CON7、第十七信号输出端口CON8为低电平时，通过所述控制电路输送给所述压差电路各时刻下的平均电流；由图2可知，在所述第一信号输出端口CON0为低电平时，所述第三信号输出端口CON1、第五信号输出端口CON2、第七信号输出端口CON3、第九信号输出端口CON4、第十一信号输出端口CON5、第十三信号输出端口CON6、第十五信号输出端口 CON7、第十七信号输出端口CON8的低电平时间为所述第四信号输出端口 CON1_D、第六信号输出端口CON2_D、第八信号输出端口CON3_D、第十信号输出端口CON4_D、第十二信号输出端口CON5_D、第十四信号输出端口 CON6_D、第十六信号输出端口CON7_D、第十八信号输出端口CON8_D的低电平时间的7倍，因此I02：I01＝7，因此VR2-VR1＝VTln7。

综上可知，所述第一信号输出端口CON0输出信号为高电平或低电平时，所述第一三极管Q1和所述第二三极管Q2输出电压压差差值均为VTln7。

上述高匹配高精度压差生成电路采用由时钟控制信号控制占空比及连接三极管的方式形成压差，使得每一路电流均被采样，压差仅与时钟控制信号的占空比及三极管的参数有关，忽略了电流本身大小，受工艺影响小，弥补了电流镜失配的缺点。同时可以根据电路实际需求，通过改变时钟控制信号的占空比和三极管的方式得到不同的压差，适应性强。

以上所述实施例仅表达了本实用新型的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本实用新型专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干变形和改进，这些都属于本实用新型的保护范围。因此，本实用新型专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种高匹配高精度压差生成电路，包括控制信号产生电路和压差电路，所述控制信号产生电路包括时钟芯片和控制电路，所述时钟芯片包括两个输入端口和多个信号输出端口，所述输入端口用于输入时钟信号，所述信号输出端口根据输入的时钟信号输出相应电信号，所述信号输出端口与所述控制电路相连，所述控制电路接收所述信号输出端口电信号并将电源分为两路输出从电流输出端口输出，两个电流输出端口分别为第一电流输出端口和第二电流输出端口，所述两路电流输出差值不变，所述控制电路的电流输出端口与所述压差电路相连，所述压差电路包括三极管，所述三极管用于生成压差。

2.根据权利要求1所述的高匹配高精度压差生成电路，其特征在于，所述压差电路包括第一电源、第二电源、第一开关单元、第二开关单元、第三开关单元和第四开关单元，所述第一开关单元和所述第二开关单元状态相同，所述第三开关单元和所述第四开关单元状态相同，所述第一开关单元和所述第二开关单元打开时，所述第三开关单元和所述第四开关单元闭合，所述第一开关单元和所述第二开关单元闭合时，所述第三开关单元和所述第四开关单元打开，所述第一开关单元连接在所述第一电流输出端口与所述第一电源之间，所述第二开关单元连接在所述第二电流输出端口与所述第二电源之间，所述第三开关单元连接在所述第二电流输出端口与所述第一电源之间，所述第四开关单元连接在所述第一电流输出端口与所述第二电源之间。

3.根据权利要求2所述的高匹配高精度压差生成电路，其特征在于，所述第一开关单元和所述第二开关单元闭合时，所述第三开关单元和所述第四开关单元打开，所述第一电流输出端口将电流输出给所述第一电源，所述第二电流输出端口将电流输出给所述第二电源，所述第一开关单元和所述第二开关单元打开时，所述第三开关单元和所述第四开关单元闭合，所述第二电流输出端口将电流输出给所述第一电源，所述第一电流输出端口将电流输出给所述第二电源。

4.根据权利要求3所述的高匹配高精度压差生成电路，其特征在于，所述第一开关单元、第二开关单元、第三开关单元和第四开关单元均与所述信号输出端口连接。

5.根据权利要求2所述的高匹配高精度压差生成电路，其特征在于，所述控制电路包括16个开关单元，其中第五开关单元、第六开关单元、第七开关单元、第八开关单元、第九开关单元、第十开关单元、第十一开关单元和第十二开关单元并联且与所述第一电流输出端口连接，第十三开关单元、第十四开关单元、第十五开关单元、第十六开关单元、第十七开关单元、第十八开关单元、第十九开关单元和第二十开关单元并联且与所述第二电流输出端口连接。

6.根据权利要求5所述的高匹配高精度压差生成电路，其特征在于，所述时钟芯片包括18个信号输出端口，其中第一信号输出端口与所述第一开关单元和所述第二开关单元连接，第二信号输出端口与所述第三开关单元和所述第四开关单元连接，第三信号输出端口到第十八信号输出端口与所述第五开关单元到第二十开关单元对应连接。

7.根据权利要求6所述的高匹配高精度压差生成电路，其特征在于，所述第三信号输出端口到第十八信号输出端口输出低电平时，所述第五开关单元到第二十开关单元闭合，所述第五开关单元到第十二开关单元闭合时间越长，所述第一电流输出端口输出电流越大，所述第十三开关单元到第二十开关单元闭合时间越长，所述第二电流输出端口输出电流越大。

8.根据权利要求7所述的高匹配高精度压差生成电路，其特征在于，所述第一信号输出端口输出低电平时，所述第五开关单元到第十二开关单元闭合时间为所述第十三开关单元到第二十开关单元闭合时间的7倍，所述第一信号输出端口输出高电平时，所述第十三开关单元到第二十开关单元闭合时间为所述第五开关单元到第十二开关单元闭合时间的7倍。

9.根据权利要求1所述的高匹配高精度压差生成电路，其特征在于，所述压差电路包括2个PNP三极管，2个PNP三极管型号相同。

10.根据权利要求1所述的高匹配高精度压差生成电路，其特征在于，所述时钟芯片还包括工作使能信号输入端口和复位信号输入端口。