CN207869146U - 一种fpga可重构网络处理板卡 - Google Patents
一种fpga可重构网络处理板卡 Download PDFInfo
- Publication number
- CN207869146U CN207869146U CN201820301102.0U CN201820301102U CN207869146U CN 207869146 U CN207869146 U CN 207869146U CN 201820301102 U CN201820301102 U CN 201820301102U CN 207869146 U CN207869146 U CN 207869146U
- Authority
- CN
- China
- Prior art keywords
- interface
- interfaces
- board
- fpga
- optical network
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Stored Programmes (AREA)
Abstract
本实用新型涉及一种FPGA可重构网络处理板卡，包括处理板、设置在处理板上的CPU处理模块、储存模块、可编辑单元；可编辑单元包括8路SFP+光网络接口、QSFP光网络接口、Mini PCle接口、3个SATA3接口、HDMI接口、千兆以太网接口、USB接口、UART接口、IIC接口、CAN接口、SD卡接口；储存模块包括DDR3存储器和QSPI Flash存储器；无需改变物理硬件，即可生成新的比特流文件，并对全可编程器件进行重新配置。
Description
技术领域
本实用新型涉及网络设备以及信息技术设备技术领域，具体的涉及一种FPGA可重构网络处理板卡。
背景技术
传统网络的层次结构是互联网取得巨大成功的关键。但是随着网络规模的不断扩大，封闭的网络设备内置了过多的复杂协议，增加了运营商定制优化网络的难度，科研人员无法在真实环境中规模部署新协议。同时，互联网流量的快速增长，用户对流量的需求不断扩大，各种新型服务不断出现，增加了网络运维成本。
SDN(软件定义网络)作为下一代网络体系结构，利用分层的思想，将数据与控制相分离。在控制层，包括具有逻辑中心化和可编程的控制器，可掌握全局网络信息，方便管理配置网络和部署新协议。在数据层，仅提供简单的数据转发功能，可以快速处理匹配的数据包，适应流量日益增长的需求。两层之间采用开放的统一接口进行交互。控制器通过标准接口向交换机下发统一标准规则，交换机仅需按照这些规则执行相应的动作即可。因此，SDN技术能够有效降低设备负载，协助网络运营商更好地控制基础设施，降低整体运营成本，成为最具前途的网络技术之一。
目前，能够支持SDN技术的网络处理板卡可基于ASIC或FPGA器件来实现。但是ASIC设计周期长、费用昂贵且ASIC器件重构性差，因此采用FPGA 为平台，内嵌ARM硬核运行操作系统，组成网络接入层、汇聚层、核心层节点。系统接口丰富，性能优异，同时完全开放、自由度高，是SDN技术研究的理想硬件平台。
实用新型内容
为了克服上述现有技术的缺点，本实用新型的目的是提供一种无需改变物理硬件，即可生成新的比特流文件，并对全可编程器件进行重新配置的 FPGA可重构网络处理板卡。
为达到上述目的，本实用新型采用以下技术方案，一种FPGA可重构网络处理板卡，包括处理板、设置在处理板上的CPU处理模块、储存模块、可编辑单元；
所述的可编辑单元包括8路SFP+光网络接口、QSFP光网络接口、Mini PCle接口、3个SATA3接口、HDMI接口、千兆以太网接口、USB接口、 UART接口、IIC接口、CAN接口、SD卡接口；
所述的储存模块包括DDR3存储器和QSPI Flash存储器；
所述的CPU处理模块分别与SFP+光网络接口、QSFP光网络接口、Mini PCle接口、SATA3接口、HDMI接口、千兆以太网接口、USB接口、UART 接口、IIC接口、CAN接口、SD卡接口、DDR3存储器和QSPI Flash存储器双向电连接。
所述的DDR3存储器是通过插入到设置在处理板一侧上的DDR3SODIMM 存储器扩展接口与CPU处理模块连接。
所述的DDR3存储器共有两片，每片为16bit位宽共32bit，该DDR3储存器采用MICRON公司的MT4K256M16TW，容量为1024MB。
所述的QSPI Flash存储器为QSPI Flash配置存储器。FLASH器件选用 MICRON公司的N25Q256A13EF840E串行NOR Flash芯片。
所述的CPU处理模块为ARM公司Cortex-A9双核处理器硬核。
所述的千兆以太网接口为Marvell公司的88E1518PHY芯片。
本实用新型的有益效果是：能够实现的SDN交换机，能够提供足够灵活的数据面可编程能力，可满足SDN市场对于高灵活性硬件的需求，跟进Open Flow协议的演进速度，采用开放、灵活、复杂的硬件数据面来应对现代差异化的内容导向型网络，支持对高速数据面进行重新编程，在现场进行设计升级，无需改变物理硬件，即可生成新的比特流文件，并对全可编程器件进行重新配置。
附图说明
图1是本实用新型的结构框图；
具体实施方式
下面结合附图和实施例对本实用新型进行详细的描述。
在本实用新型的描述中，需要理解的是，术语“中心”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。
术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征；在本实用新型的描述中，除非另有说明，“多个”的含义是两个或两个以上。
实施例1
如图1所述的一种FPGA可重构网络处理板卡，包括处理板、设置在处理板上的CPU处理模块、储存模块、可编辑单元；
所述的可编辑单元包括8路SFP+光网络接口、QSFP光网络接口、Mini PCle接口、3个SATA3接口、HDMI接口、千兆以太网接口、USB接口、 UART接口、IIC接口、CAN接口、SD卡接口；
所述的储存模块包括DDR3存储器和QSPI Flash存储器；
所述的CPU处理模块分别与SFP+光网络接口、QSFP光网络接口、Mini PCle接口、SATA3接口、HDMI接口、千兆以太网接口、USB接口、UART 接口、IIC接口、CAN接口、SD卡接口、DDR3存储器和QSPI Flash存储器双向电连接。
所述的DDR3存储器是通过插入到设置在处理板一侧上的DDR3SODIMM 存储器扩展接口与CPU处理模块连接。
所述的DDR3存储器共有两片，每片为16bit位宽共32bit，该DDR3储存器采用MICRON公司的MT4K256M16TW，容量为1024MB。
所述的QSPI Flash存储器为QSPI Flash配置存储器。FLASH器件选用 MICRON公司的N25Q256A13EF840E串行NOR Flash芯片。
所述的CPU处理模块为ARM公司Cortex-A9双核处理器硬核。
所述的千兆以太网接口为Marvell公司的88E1518PHY芯片。
具体的是所述一种FPGA可重构网络处理板卡核心处理单元为XILINX 公司ZYNQ系列全可编程器件，该器件内部集成有双核CPU模块以及大量的可编程逻辑资源。其CPU模块为ARM公司Cortex-A9双核处理器硬核，这部分又称之为Processing System，简称为PS部分。其可编程逻辑资源即为XILINX公司28nm工艺技术的FPGA模块，这部分又称之为Programmable Logics，简称为PL部分。在本实施实例中采用PL部分的I/O 资源连接了8路千兆以太网接口、DDR3SODIMM存储器扩展接口、HDMI 接口、USB下载接口和GPIO接口；采用PL部分的GTX高速串行收发器资源扩展出8路SFP+光网络接口、1路QSFP光网络接口、1个Mini PCIe接口和3个SATA3接口。采用PS部分的软件可编程I/O资源连接了1路千兆以太网、USB接口、UART接口、IIC接口、CAN接口、SD卡接口、DDR3 存储器和QSPI Flash存储器。
所述FPGA器件采用XILINX公司的工业级XC7Z100芯片，其速度等级为-2级别，芯片封装为FFG900，可用IO数量为506个，具有高速IO数量为16个，正常工作温度范围为-40度至100度。
所述FPGA外部连接的DDR3存储器共有两片，每片为16bit位宽共 32bit，DDR3器件采用MICRON公司的MT4K256M16TW，容量共1024MB。该DDR3接口连接到Zynq-XC7Z100AP SOC的DDR3控制IO bank，电平为1.35V。
所述FPGA外部连接的Flash存储器为QSPI Flash配置存储器。FLASH 器件选用MICRON公司的N25Q256A13EF840E串行NOR Flash芯片，容量为256Mb。
所述FPGA的PCIe接口为Mini PCIe Gen2x1规格，为标准Mini PCIe插槽形态，可用于扩展Mini PCIe扩展卡。
所述FPGA的USB-JTAG接口是为了方便与主机之间的调试，不再使用传统JTAG的调试模式，而是将JTAG在板卡上转换为USB的形式，主机通过USB接口对FPGA进行调试。USB转JTAG主芯片选用FTDI公司的 FT2232D。
所述FPGA外部连接的USB接口提供有4个USB2.0Type-A接口，ZYNQ 芯片PS端提供两个USB 2.0控制器，支持USB Host、USB Device和USB OTG功能，本实施实例中通过ULPI接口连接外部USB2.0PHY芯片 (USB3320C-EZK)，然后引出4个USB Type-A接口。
所述FPGA外部连接的用于管理的千兆以太网接口，采用Marvell公司的88E1518PHY芯片实现用于网络连接的10/100/1000以太网端口。该器件工作在1.8V，并通过RGMII接口连接到ZYNQ器件PS部分的MIO Bank 1/501(1.8V)。该网络接口有两个状态指示灯，指示流量和有效的链路状态。
所述FPGA PL部分连接的8个千兆以太网接口使用Marvell公司的 88E1518PHY芯片实现用于网络连接的10M/100M/1000M以太网端口。该器件工作在1.8V，通过RGMII接口连接到FPGA PL部分的IO Bank(1.8V)。该网络接口有两个状态指示灯，指示流量和有效的链路状态。
所述FPGA PL部分连接的8个SFP+光网络接口采用FPGA的GTX串行收发器实现，通过光纤模块可完成光电信号的转换，该端口速率可达到 10Gbps。
所述FPGA PL部分连接的1个QSFP光网络接口采用FPGA的GTX串行收发器实现，通过光纤模块可完成光电信号的转换，该端口速率可达到 40Gbps。
所述FPGA PL部分连接的1个HDMI视频输出接口采用ADI公司的 ADV7511视频编解码芯片实现，通过板卡上的HDMI连接器，用户可连接 HDMI屏幕显示器等外设。
所述FPGA PL部分的I/O资源可用于实现其他GPIO外设，在本实施实例中通过FPGA的PL I/O资源实现了按键、LED指示灯以及拨码开关。
以上实施例仅仅是对本实用新型的举例说明，并不构成对本实用新型的保护范围的限制，凡是与本实用新型相同或相似的设计均属于本实用新型的保护范围之内。
Claims (6)
1.一种FPGA可重构网络处理板卡，其特征在于，包括处理板、设置在处理板上的CPU处理模块、储存模块、可编辑单元；
所述的可编辑单元包括8路SFP+光网络接口、QSFP光网络接口、Mini PCle接口、3个SATA3接口、HDMI接口、千兆以太网接口、USB接口、UART接口、IIC接口、CAN接口、SD卡接口；
所述的储存模块包括DDR3存储器和QSPI Flash存储器；
所述的CPU处理模块分别与SFP+光网络接口、QSFP光网络接口、Mini PCle接口、SATA3接口、HDMI接口、千兆以太网接口、USB接口、UART接口、IIC接口、CAN接口、SD卡接口、DDR3存储器和QSPI Flash存储器双向电连接。
2.根据权利要求1所述的一种FPGA可重构网络处理板卡，其特征在于，所述的DDR3存储器是通过插入到设置在处理板一侧上的DDR3SODIMM存储器扩展接口与CPU处理模块连接。
3.根据权利要求1所述的一种FPGA可重构网络处理板卡，其特征在于，所述的DDR3存储器共有两片，每片为16bit位宽共32bit，该DDR3储存器采用MICRON公司的MT4K256M16TW，容量为1024MB。
4.根据权利要求1所述的一种FPGA可重构网络处理板卡，其特征在于，所述的QSPIFlash存储器为QSPI Flash配置存储器；FLASH器件选用MICRON公司的N25Q256A13EF840E串行NOR Flash芯片。
5.根据权利要求1所述的一种FPGA可重构网络处理板卡，其特征在于，所述的CPU处理模块为ARM公司Cortex-A9双核处理器硬核。
6.根据权利要求2所述的一种FPGA可重构网络处理板卡，其特征在于，所述的千兆以太网接口为Marvell公司的88E1518PHY芯片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201820301102.0U CN207869146U (zh) | 2018-03-05 | 2018-03-05 | 一种fpga可重构网络处理板卡 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201820301102.0U CN207869146U (zh) | 2018-03-05 | 2018-03-05 | 一种fpga可重构网络处理板卡 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN207869146U true CN207869146U (zh) | 2018-09-14 |
Family
ID=63456157
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201820301102.0U Active CN207869146U (zh) | 2018-03-05 | 2018-03-05 | 一种fpga可重构网络处理板卡 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN207869146U (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110069030A (zh) * | 2019-04-16 | 2019-07-30 | 湖南必然网络科技有限公司 | 一种无人机控制用核心扣板 |
| CN110740076A (zh) * | 2019-09-10 | 2020-01-31 | 贵州电网有限责任公司 | 一种离线式模拟测试装置 |
| CN114996193A (zh) * | 2021-06-28 | 2022-09-02 | 南京巅峰数据服务有限公司 | 一种计算机督导及前端处理器系统 |
-
2018
- 2018-03-05 CN CN201820301102.0U patent/CN207869146U/zh active Active
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110069030A (zh) * | 2019-04-16 | 2019-07-30 | 湖南必然网络科技有限公司 | 一种无人机控制用核心扣板 |
| CN110740076A (zh) * | 2019-09-10 | 2020-01-31 | 贵州电网有限责任公司 | 一种离线式模拟测试装置 |
| CN114996193A (zh) * | 2021-06-28 | 2022-09-02 | 南京巅峰数据服务有限公司 | 一种计算机督导及前端处理器系统 |
| CN114996193B (zh) * | 2021-06-28 | 2024-05-03 | 河南科家创新科技集团有限公司 | 一种计算机督导及前端处理器系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN207869146U (zh) | 一种fpga可重构网络处理板卡 | |
| US7856544B2 (en) | Stream processing in super node clusters of processors assigned with stream computation graph kernels and coupled by stream traffic optical links | |
| CN100574200C (zh) | 具有硬件加速功能的智能以太网卡 | |
| Kim et al. | Exploiting new interconnect technologies in on-chip communication | |
| CN103218337B (zh) | 基于wishbone总线实现主与主、从与从通信的片上系统和方法 | |
| CN105207957B (zh) | 一种基于片上网络多核架构的系统 | |
| Fotouhi et al. | Enabling scalable chiplet-based uniform memory architectures with silicon photonics | |
| CN206075271U (zh) | 一种支持多种串行协议的协议转换器 | |
| CN204392269U (zh) | 一种全可编程sdn高速网卡 | |
| CN109189714A (zh) | 一种基于Arria10 FPGA的双处理节点的信号处理系统 | |
| CN112866836A (zh) | 基于vpx架构的信息交换装置 | |
| CN106095724A (zh) | 一种基于mpc8640d的信息处理板系统 | |
| CN204463103U (zh) | 一种数据传输系统及数据处理设备 | |
| CN203434983U (zh) | 可配置fpga的光纤通道数据接口卡 | |
| CN108156099A (zh) | Srio交换系统 | |
| CN208227066U (zh) | 一种模块化智能变电站网络交换机 | |
| CN109582622A (zh) | 基于三维Mesh片上网络的双链路互连架构 | |
| CN104503027A (zh) | 基于微环谐振光开关的四端口光学路由器 | |
| CN205510100U (zh) | 一种以太网交换机 | |
| CN103607286B (zh) | 基于PowerPC嵌入式系统的多功能通信接口机装置 | |
| CN202049232U (zh) | 基于标准总线平台下的高性能通用信号处理器 | |
| CN206991535U (zh) | 新型智能抄表采集传输装置 | |
| CN102761578B (zh) | 集群计算系统 | |
| CN202906911U (zh) | 基于epon的电能表光纤通信模块 | |
| CN207352610U (zh) | 一种基于PCI Express总线架构的FPGA数据处理卡 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of utility model: A FPGA Reconfigurable Network Processing Board Effective date of registration: 20230727 Granted publication date: 20180914 Pledgee: Xi'an innovation financing Company limited by guarantee Pledgor: XI'AN INTERWISER ELECTRONIC TECHNOLOGY CO.,LTD. Registration number: Y2023610000634 |