CN207690064U - 旋钮式数字编码开关装置 - Google Patents

Abstract

本实用新型提出了一种旋钮式数字编码开关装置，包括处理器、旋钮式数字编码开关、状态检测电路、执行机构；所述处理器、状态检测电路、旋钮式数字编码开关、执行机构依次连接；所述处理器与执行机构相连接；所述旋钮式数字编码开关包括旋钮、触发中断端口、电源端口；所述旋钮与触发中断端口连接；所述触发中断端口包括第一状态输出端口和第二状态输出端口；所述第一状态输出端口和第二状态输出端口分别与所述处理器的两个GPIO接口对应相连，所述电源端口接地；本实用新型的实现电路简单，有效的延长了旋钮的使用寿命，有利于消除信号抖动和由于系统处理中断时造成信号丢失造成的影响，降低了旋钮式数字编码开关工作状态的误判率，操作方便。

Description

旋钮式数字编码开关装置

技术领域

本实用新型涉及电子设备技术领域，特别涉及一种旋钮式数字编码开关装置。

背景技术

在很多电子设备中，都会用到旋钮式数字编码开关来对音量等参数进行手动调节。旋钮式数字编码开关具有无旋转圈数以及幅度的限制，以及使用寿命长，不易产生因长期使用而导致的精度变化等优势。目前的电路实现结构都是采用处理器的中断功能来判断所使用的两个与旋钮相连的GPIO口上电位变化的相位差来判断旋钮的旋转方向，利用处理器的计数功能来判断旋转次数，进而对相应的参数进行定量的增加或者减少操作。但是，由于旋钮在手动旋转过程中会产生信号抖动，同时，处理器在处理旋钮的状态信号过程中，可能会漏掉部分信号，导致处理器在识别旋钮的旋转方向和旋转次数时，出现误判和漏判等问题，使用起来非常不便。

实用新型内容

本实用新型的目的旨在至少解决所述的技术缺陷之一。

为此，本实用新型的一个目的在于提出一种旋钮式数字编码开关装置，根据触发中断端口接收到触发中断的先后顺序，判断旋钮的旋转方向和旋转次数，避免单纯依靠手动旋转出现误判、漏判和信号抖动等问题。

为了实现上述目的，本实用新型一方面的实施例提供一种旋钮式数字编码开关装置，包括处理器、旋钮式数字编码开关、状态检测电路、执行机构；所述处理器、状态检测电路、旋钮式数字编码开关、执行机构依次连接；所述处理器与执行机构相连接；

所述旋钮式数字编码开关包括旋钮、触发中断端口、电源端口；所述旋钮与触发中断端口连接；所述触发中断端口包括第一状态输出端口和第二状态输出端口；所述第一状态输出端口和第二状态输出端口分别与所述处理器的两个GPIO接口对应相连，所述电源端口接地，用于为旋钮开关状态输出接口提供低电平状态。

优选的，所述状态检测电路包括第一电阻、第二电阻、第一电容、第二电容；所述第一电阻的一端和第二电阻的一端分别连接电源电压；所述第一电阻的另一端连接所述第一状态输出端口，同时连接所述第一电容的一端；所述第二电阻的另一端连接所述第二状态输出端口，用于为旋钮式数字编码开关的状态输出接口提供高电平状态；所述第二电阻的另一端同时连接所述第二电容的一端；所述第一电容的另一端、第二电容的另一端接地。

优选的，所述处理器选用的芯片包括但不限于型号为LC1860C_L0D0P0的基带处理器芯片、型号为MSP432P401RIZXH的单片机芯片；所述处理器的芯片IO接口与执行机构相连接。

优选的，所述执行机构为通过旋钮调节参数大小的电子设备，包括但不限于音响、电压表、电流表、收音机。

优选的，所述处理器的芯片连接时钟电路；所述时钟电路为有源时钟电路或无源时钟电路。

优选的，所述处理器选用MSP432P401RIZXH的单片机芯片时，所述时钟电路为无源时钟电路，所述无源时钟电路包括晶振、第三电容、第四电容；所述处理器的第一时钟管脚和第二时钟管脚之间串联晶振；所述晶振的一端并联第三电容接地；所述晶振的另一端并联第四电容接地。

优选的，所述处理器选用LC1860C_L0D0P0的基带处理器芯片时，所述时钟电路为有源时钟电路，所述有源时钟电路包括晶振芯片、输入电源；所述晶振芯片的电源管脚串联第八电阻连接输入电源；所述晶振芯片的输入管脚连接处理器的IO端口。

根据本实用新型实施例提供的旋钮式数字编码开关装置，实现电路简单，有效的延长了旋钮的使用寿命，通过设置状态监测电路和时钟电路消除信号抖动和由于系统处理中断时造成信号丢失造成的影响，极大限度的降低旋钮式数字编码开关工作状态的误判率，可靠性高，硬件成本低，操作方便。

本实用新型附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本实用新型的实践了解到。

附图说明

本实用新型的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：

图1为本实用新型实施例提供的旋钮式数字编码开关装置的电路示意图；

图2为本实用新型实施例提供的旋钮式数字编码开关装置的工作状态识别的流程图；

图3为实用新型另一个实施例提供的旋钮式数字编码开关装置工作状态识别方法中的触发事件判断流程图；

图4为本实用新型另一个实施例提供的旋钮式数字编码开关装置中无源时钟电路的电路原理图；

图5为本实用新型另一个实施例提供的旋钮式数字编码开关装置中有源时钟电路的电路原理图；

具体实施方式

下面详细描述本实用新型的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本实用新型，而不能理解为对本实用新型的限制。

如图1所示，本实用新型实施例的一种旋钮式数字编码开关装置，包括处理器1、旋钮式数字编码开关2、状态检测电路3、执行机构4；旋钮式数字编码开关包括旋钮、触发中断端口、电源端口C；旋钮用于接收用户的操作指令，旋钮与触发中断端口连接；触发中断端口包括第一状态输出端口A和第二状态输出端口B；第一状态输出端口A 和第二状态输出端口B分别与处理器的两个GPIO接口对应相连，电源端口接地，用于为旋钮状态输出接口提供低电平状态。

状态检测电路包括第一电阻R1、第二电阻R2、第一电容C1、第二电容C2；第一电阻R1的一端和第二电阻R2的一端分别连接电源电压；第一电阻R1的另一端连接第一状态输出端口A，同时连接第一电容C1的一端；第二电阻R2的另一端连接第二状态输出端口B，用于为旋钮式数字编码开关的状态输出接口提供高电平状态；第二电阻 R2的另一端同时连接第二电容C2的一端；第一电容C1的另一端、第二电容C2的另一端接地；用于滤除两个GPIO检测端口上的噪声影响。

所述执行机构为通过旋钮调节参数大小的电子设备，包括但不限于音响、电压表、电流表、收音机。

所述处理器选用的芯片包括但不限于型号为LC1860C_L0D0P0的基带处理器芯片、型号为MSP432P401RIZXH的单片机芯片；所述处理器的芯片IO接口与执行机构相连接。所述处理器的芯片连接时钟电路；所述时钟电路为有源时钟电路或无源时钟电路。

如图4所示，所述处理器选用MSP432P401RIZXH的单片机芯片时，所述时钟电路为无源时钟电路，所述无源时钟电路包括晶振Y402、第三电容C410、第四电容C411；所述处理器的第一时钟管脚和第二时钟管脚之间串联晶振Y402；所述晶振Y402的一端并联第三电容C410接地；所述晶振的另一端并联第四电容C411接地。

如图5所示，所述处理器选用LC1860C_L0D0P0的基带处理器芯片时，所述时钟电路为有源时钟电路，所述有源时钟电路包括晶振芯片GJ701、输入电源A2v84A；所述晶振芯片的电源管脚串联第八电阻R202连接输入电源；所述晶振芯片的输入管脚连接处理器的IO端口。

如图2所示，本实用新型提供的旋钮式数字编码开关装置的工作状态识别方法，按照以下步骤：

步骤S1、处理器检测旋钮式数字编码开关的第一状态输出端口A和第二状态输出端口B的高低电平状态是否一致，如果一致则根据当前触发中断端口的电平状态，设置GPIO口的中断触发方式，如果不一致则等待第一状态输出端口和第二状态输出端口的高低电平状态一致后，设置GPIO口的中断触发方式，等待旋钮从用户处接收到的触发中断信号；并由第一状态输出端口A和第二状态输出端口B根据触发中断信号生成响应的触发中断响应，并将触发中断响应发送至处理器的GPIO口。

在本实用新型的一个实施例中，在步骤S1中，处理器首先要判断旋钮的两个状态输出端口的高低电平状态是否一致时，包括以下两种状态：状态一：如果第一状态输出端口和第二状态输出端口都是高电平，则设置两个GPIO口的中断触发方式为下降沿触发；状态二：如果第一状态输出端口和第二状态输出端口都是低电平，则设置两个 GPIO口中断触发方式为上升沿触发。

步骤S2、当处理器的GPIO口接收到触发中断响应后，同时关闭两个GPIO口的中断方式并按照预设延时时间T1进行延时；处理器检测第一状态输出端口和第二状态输出端口发送触发中断响应的先后顺序，确定旋钮的旋转方向，并根据旋转方向，判断旋钮式数字编码开关的工作状态并对相应参数进行增加或减少操作。预设延时时间T1 的时间，用于消除旋钮在旋转过程中产生的信号抖动。

在本实用新型的另一个实施例2中，如果首先发送触发中断响应的是GPIO1，则判断由第一状态输出端口A首先发送触发中断信号；判断旋钮为顺时针旋转，同理如果触发中断的是GPIO2，则判断旋钮为逆时针旋转。

进一步，在步骤S2中，同时关闭两个GPIO口的中断方式后，判断触发中断端口是否与触发中断前高低电平状态一致，如果一致，按照上述实施例2的方法确定旋钮的旋转方向，并重新打开两个GPIO的中断触发方式；如果不一致，判断此次触发事件的性质。

如图3所示，在本实用新型的再一个实施例中，在判断此次触发事件的性质时，按照以下步骤：

步骤a1、在处理器中预设的判断触发时间的特定时间T2；其中，特定时间T2不少于300ms，用于判断此次触发事件是否为误触发事件。此处的特定时间T2可以根据经验自行设置调整，

步骤a2、将此次触发中断时间与上次触发中断时间的时间间隔T3与预设的特定时间T2进行比较；当时间间隔T3大于特定时间T2时，则根据此次中断触发端口，确定旋钮旋转方向；

步骤a3、当时间间隔T3小于特定时间T2时，继续判断此次触发中断端口与上次触发中断端口是否一致，如果此次触发中断端口与上次触发中断端口一致，则确定此次中断事件的旋钮旋转方向；

步骤a4、如果此次触发中断端口与上次触发中断端口不一致，则认为此次中断触发事件为误触发事件。

由此可见，当GPIO1或GPIO2上的中断触发后，需要关闭两个GPIO口的中断并延时10ms。此延时时间长短可以调整，通过处理器的时钟电路可以实现，然后检测并判断中断触发端口的电平状态是否与中断触发前相反。如果相反，则检测与上次上报旋钮工作状态事件的时间间隔是否小于300ms，如果此次中断事件与上次上报旋钮工作状态事件的时间间隔小于300ms，则判断与上次上报旋钮旋转方向是否一致，如果不相反，重新打开GPIO1和GPIO2的中断触发功能。

如果此次中断事件与上次上报旋钮工作状态事件的时间间隔小于300ms，则判断与上次上报旋钮旋转方向是否一致，如果一致，则进行下一步，判断旋转方向，如果不一致则重新判断A和B接口电平，并重新打开中断。如果此次中断事件与上次上报旋钮工作状态事件的时间间隔大于300ms，则直接进行下一步判断旋转方向。

步骤S3、处理器对相应参数进行增加或减少操作之后，记录本次旋钮式数字编码开关的工作状态；返回步骤S1重新判断第一状态输出端口和第二状态输出端口的电平状态并重新打开中断，等待下一次中断触发。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本实用新型的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

尽管上面已经示出和描述了本实用新型的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本实用新型的限制，本领域的普通技术人员在不脱离本实用新型的原理和宗旨的情况下在本实用新型的范围内可以对上述实施例进行变化、修改、替换和变型。本实用新型的范围由所附权利要求及其等同限定。

Claims (7)

1.一种旋钮式数字编码开关装置，其特征在于，包括处理器、旋钮式数字编码开关、状态检测电路、执行机构；所述处理器、状态检测电路、旋钮式数字编码开关、执行机构依次连接；所述处理器与执行机构相连接；

所述旋钮式数字编码开关包括旋钮、触发中断端口、电源端口；所述旋钮与触发中断端口连接；所述触发中断端口包括第一状态输出端口和第二状态输出端口；所述第一状态输出端口和第二状态输出端口分别与所述处理器的两个GPIO接口对应相连，所述电源端口接地，用于为旋钮开关状态输出接口提供低电平状态。

2.根据权利要求1所述的旋钮式数字编码开关装置，其特征在于，所述状态检测电路包括第一电阻、第二电阻、第一电容、第二电容；所述第一电阻的一端和第二电阻的一端分别连接电源电压；所述第一电阻的另一端连接所述第一状态输出端口，同时连接所述第一电容的一端；所述第二电阻的另一端连接所述第二状态输出端口，用于为旋钮式数字编码开关的状态输出接口提供高电平状态；所述第二电阻的另一端同时连接所述第二电容的一端；所述第一电容的另一端、第二电容的另一端接地。

3.根据权利要求1所述的旋钮式数字编码开关装置，其特征在于，所述处理器选用的芯片包括但不限于型号为LC1860C_L0D0P0的基带处理器芯片、型号为MSP432P401RIZXH的单片机芯片；所述处理器的芯片IO接口与执行机构相连接。

4.根据权利要求1所述的旋钮式数字编码开关装置，其特征在于，所述执行机构为通过旋钮调节参数大小的电子设备，包括但不限于音响、电压表、电流表、收音机。

5.根据权利要求1所述的旋钮式数字编码开关装置，其特征在于，所述处理器的芯片连接时钟电路；所述时钟电路为有源时钟电路或无源时钟电路。

6.根据权利要求5所述的旋钮式数字编码开关装置，其特征在于，所述处理器选用MSP432P401RIZXH的单片机芯片时，所述时钟电路为无源时钟电路，所述无源时钟电路包括晶振、第三电容、第四电容；所述处理器的第一时钟管脚和第二时钟管脚之间串联晶振；所述晶振的一端并联第三电容接地；所述晶振的另一端并联第四电容接地。

7.根据权利要求5所述的旋钮式数字编码开关装置，其特征在于，所述处理器选用LC1860C_L0D0P0的基带处理器芯片时，所述时钟电路为有源时钟电路，所述有源时钟电路包括晶振芯片、输入电源；所述晶振芯片的电源管脚串联第八电阻连接输入电源；所述晶振芯片的输入管脚连接处理器的IO端口。