CN207624680U - 半导体封装结构 - Google Patents

半导体封装结构 Download PDF

Info

Publication number
CN207624680U
CN207624680U CN201721919219.7U CN201721919219U CN207624680U CN 207624680 U CN207624680 U CN 207624680U CN 201721919219 U CN201721919219 U CN 201721919219U CN 207624680 U CN207624680 U CN 207624680U
Authority
CN
China
Prior art keywords
chip
pad
cavity
mounting surface
fan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201721919219.7U
Other languages
English (en)
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Ruili Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ruili Integrated Circuit Co Ltd filed Critical Ruili Integrated Circuit Co Ltd
Priority to CN201721919219.7U priority Critical patent/CN207624680U/zh
Application granted granted Critical
Publication of CN207624680U publication Critical patent/CN207624680U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本申请涉及半导体封装领域，公开了一种半导体封装结构。该结构包括：并排排列的第一芯片和第二芯片，之间形成一并排间隙；封装罩，具有第三安装面以及由第三安装面凹入的第一空腔和第二空腔，第一芯片容置于第一空腔内，第二芯片容置于第二空腔内，第一空腔与第一芯片之间具有第一间隙，第二空腔与第二芯片之间具有第二间隙；导热介质，填充于第一间隙和第二间隙；重布线层，包括第一扇入焊盘、第二扇入焊盘及外接焊盘，第一扇入焊盘接合于第一接点并经由第一扇出线路连接至对应的外接焊盘，第二扇入焊盘接合于第二接点并经由第二扇出线路连接至对应的外接焊盘，重布线层还包括至少一内互连线路，连接第一扇入焊盘与第二扇入焊盘。

Description

半导体封装结构
技术领域
本申请涉及半导体封装领域，具体地，涉及一种半导体封装结构。
背景技术
三维立体封装(3D)是在垂直于芯片表面的方向上堆叠，互连两片以上晶粒的封装。其空间占用小，电性能稳定，是一种高级的系统级封装(SIP，System-In-Package)封装技术。目前先进的3D集成是基于晶圆级封装的系统级架构，内部含有多种器件的叠层，并经由硅通孔(Through Si Via，TSV)在垂直方向(Z方向)相互连接。此外，在封装技术中，致力于缩短封装的芯片与基板上的焊球之间的信号传输距离以及降低形状因素(formfactor)，同时还需要对芯片良好散热。
实用新型内容
本申请的目的是提供一种半导体封装结构，该半导体封装结构具有更好的散热效果。
为了实现上述目的，在本申请的一个方面，提供一种半导体封装结构，包括：并排排列的第一芯片和第二芯片，所述第一芯片具有第一安装面以及多个显露在所述第一安装面的第一接点，所述第二芯片具有第二安装面以及多个显露在所述第二安装面的第二接点，所述第一芯片和所述第二芯片之间形成一并排间隙；封装罩，具有第三安装面以及由所述第三安装面凹入的第一空腔和第二空腔，所述第三安装面对齐于所述第一安装面和所述第二安装面，所述第一芯片容置于所述第一空腔内，所述第二芯片容置于所述第二空腔内，所述第一空腔与所述第一芯片之间具有第一间隙，所述第二空腔与所述第二芯片之间具有第二间隙；导热介质，填充于所述第一间隙和所述第二间隙，所述导热介质具有填充表面，连接所述第一安装面、所述第二安装面及所述第三安装面，使得所述第一安装面、所述第二安装面及所述第三安装面构成于一连续表面；重布线层，形成于所述连续表面上，所述重布线层包括第一扇入焊盘、第二扇入焊盘及外接焊盘，所述第一扇入焊盘接合于所述第一接点并经由第一扇出线路连接至对应的所述外接焊盘，所述第二扇入焊盘接合于所述第二接点并经由第二扇出线路连接至对应的所述外接焊盘，所述重布线层还包括至少一内互连线路，连接所述第一扇入焊盘与所述第二扇入焊盘。
可选地，所述封装罩还具有通道，连通所述第一空腔和所述第二空腔，所述导热介质亦填充于所述通道。
可选地，半导体封装结构还可包括第一焊球，植接在所述外接焊盘上。
可选地，半导体封装结构还可包括：承载基板，具有第一表面和第二表面，所述承载基板包含位于所述第一表面的互连焊盘、位于所述第二表面的端子焊盘、以及电连接所述互连焊盘和所述端子焊盘的线路，所述互连焊盘与所述第一焊球键合；以及第二焊球，植接在所述端子焊盘上。
可选地，所述封装罩还具有与所述第一空腔连通的第一开口和与所述第二空腔连通的第二开口，以供所述导热介质的填入。
可选地，所述第一开口或所述第二开口的形状可包括椭圆形、圆形、方形、棱形中的任意一者。
可选地，所述第一扇出线路、所述第二扇出线路和所述内互连线路中的任意一者具有小于15微米的线宽/线距。
可选地，所述封装罩可包含硅封装罩。
可选地，所述第一间隙和所述第二间隙的宽度范围介于10微米至100微米，使得所述第一芯片和所述第二芯片不直接接触所述封装罩。
通过上述技术方案，导热介质围绕芯片四周，能有效将芯片工作时产生的热快速散去。
本申请的其它特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
附图是用来提供对本申请的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本申请，但并不构成对本申请的限制。在附图中：
图1是根据本申请的一实施方式的半导体封装结构的剖视图；
图2是根据本申请的进一步实施方式的半导体封装结构的剖视图；
图3是根据本申请的另一进一步实施方式的半导体封装结构的剖视图；
图4是根据本申请的进一步实施方式的半导体封装结构的俯视图；
图5示出了在硅晶圆上形成根据本申请的实施方式的半导体封装结构中的封装罩；
图6A至图6H示出了根据本申请的一实施方式的用于制造半导体封装结构的方法在执行每个步骤之后得到的结构的示意图。
附图标记说明
100半导体封装结构 110第一芯片
111第一安装面 112第一接点
113第一钝化层 114并排间隙
120第二芯片 121第二安装面
122第二接点 123第二钝化层
130封装罩 131第三安装面
132第一空腔 133第二空腔
134第一间隙 135第二间隙
136第一开口 137第二开口
138通道 140导热介质
141填充表面 150重布线层
151第一表面 152第二表面
153第一扇入焊盘 154第二扇入焊盘
155外接焊盘 156a第一扇出线路
156b第二扇出线路 156c内互连线路
157第一焊球 160承载基板
161第一表面 162第二表面
163互连焊盘 164端子焊盘
165线路 166第二焊球
167阻焊层 200载板
210胶带
具体实施方式
以下结合附图对本申请的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本申请，并不用于限制本申请。
在本申请中，在未作相反说明的情况下，使用的方位词如“上面/之上、下面/之下、左边/左侧、右边/右侧”通常是指参照附图所示的上、下、左、右。“内、外”通常是指相对于各部件本身轮廓的内、外。
在本申请中如果使用术语“芯片的正面”、“芯片的有源面”、“芯片的第一表面”，则其可以指具有集成电路的表面；在本申请中如果使用术语“芯片的背面”、“芯片的第二表面”，则其可以指与“芯片的正面”、“芯片的有源面”、“芯片的第一表面”相反的表面。
在附图中，示出的形状根据制造工艺和/或容差可以有变形。因此，本申请的示例性实施方式不限于附图中示出的特定形状，且可以包括在制造过程中造成的形状改变。此外，附图中的不同元件和区域只是示意性示出，因此本申请不限于附图中示出的相对尺寸或距离。
图1是根据本申请的一实施方式的半导体封装结构100的剖视图。参考图1，根据本申请的实施方式的半导体封装结构100可以包括第一芯片110和第二芯片120。第一芯片110和第二芯片120可以并排排列。第一芯片110可以具有第一安装面111以及多个显露在第一安装面111的第一接点112。例如，第一安装面111可以是第一芯片110的有源面，第一接点112可以是第一芯片焊盘。另外，在第一安装面111上的第一芯片焊盘1以外的区域可以覆盖有第一钝化层113。第一钝化层113的种类可以包括但不限于无机玻璃和有机高分子。无机玻璃的材料可以包含但不限于，氧化物(例如，SiO2、Al2O3、TiO2、ZrO2、Fe2O3、SixOy)、硅酸盐(例如，PSG、BSG、BPSG)、氮化物(例如，Si3N4、SixNyH、BN、AlN、GaN)。有机高分子的材料可以包含但不限于，合成树脂(例如，聚酰亚胺类树脂、聚硅氧烷类树脂)、合成橡胶(例如，硅酮橡胶)。
第二芯片120可以具有第二安装面121以及多个显露在第二安装面121的第二接点122。例如，第二安装面121可以是第二芯片120的有源面，第二接点122可以是第二芯片焊盘。另外，在第二安装面121上的第二芯片焊盘以外的区域可以覆盖有第二钝化层123。第二钝化层123的种类可以包括但不限于无机玻璃和有机高分子。无机玻璃的材料可以包含但不限于氧化物(例如，SiO2、Al2O3、TiO2、ZrO2、Fe2O3、SixOy)、硅酸盐(例如，PSG、BSG、BPSG)、氮化物(例如，Si3N4、SixNyH、BN、AlN、GaN)。有机高分子的材料可以包含但不限于，合成树脂(例如，聚酰亚胺类树脂、聚硅氧烷类树脂)、合成橡胶(例如，硅酮橡胶)。
第一芯片110的类型可以包括存储器芯片和逻辑芯片。存储器芯片的示例可以包括但不限于，随机存储存储器(RAM)。RAM的示例可以包括动态随机存取存储器(DRAM)或静态随机存取存储器(SRAM)。逻辑芯片的示例可以包括但不限于，图形处理单元(GraphicProcessing Unit，GPU)芯片、中央处理单元(Central Processing Unit，CPU)芯片、系统级芯片(System on Chip，SOC)。
第二芯片120的类型可以包括存储器芯片和逻辑芯片。存储器芯片的示例可以包括但不限于，随机存储存储器(RAM)。RAM的示例可以包括动态随机存取存储器(DRAM)或静态随机存取存储器(SRAM)。逻辑芯片的示例可以包括但不限于，图形处理单元(GraphicProcessing Unit，GPU)芯片、中央处理单元(Central Processing Unit，CPU)芯片、系统级芯片(System on Chip，SOC)。
在本申请的一实施方式中，第一芯片110可以例如是逻辑芯片，第二芯片120可以例如是存储器芯片。
在本申请的一实施方式中，第一芯片110和第二芯片120之间可以形成并排间隙114。
半导体封装结构100还可以包括封装罩130。封装罩130可以具有第三安装面131以及由第三安装面131凹入的第一空腔132和第二空腔133。第三安装面131可以对齐于第一安装面111和第二安装面121，第一芯片110可以容置于第一空腔132内，第二芯片120可以容置于第二空腔133内。第一空腔132与第一芯片110之间可以具有第一间隙134，第二空腔133与第二芯片120之间可以具有第二间隙135。例如，在一个示例中，第一芯片110的侧面与第一空腔132接触或者不接触但是之间的间隙极其微小(可以视为接触)，仅第一芯片110的顶面与第一空腔132之间具有第一间隙134。在另一个示例中，第一芯片110的顶面与第一空腔132接触或者不接触但是之间的间隙极其微小(可以视为接触)，仅第一芯片110的侧面与第一空腔132之间具有第一间隙134。在再一个示例中，第一芯片110的侧面中的一部分(例如一个或多个)与第一空腔132接触或者不接触但是之间的间隙极其微小(可以视为接触)，第一芯片110的侧面中的其余部分以及顶面与第一空腔132之间具有第一间隙134。在优选示例中，第一芯片110的侧面和顶面与第一空腔132之间具有第一间隙134。第一间隙134的宽度范围可以介于10微米至100微米，使得第一芯片110不直接接触封装罩130。这可以有利于导热介质140的填入以及连续表面的连续形成。
例如，在一个示例中，第二芯片120的侧面与第二空腔133接触或者不接触但是之间的间隙极其微小(可以视为接触)，仅第二芯片120的顶面与第二空腔133之间具有第二间隙135。在另一个示例中，第二芯片120的顶面与第二空腔133接触或者不接触但是之间的间隙极其微小(可以视为接触)，仅第二芯片120的侧面与第二空腔133之间具有第二间隙135。在再一个示例中，第二芯片120的侧面中的一部分(例如一个或多个)与第二空腔133接触或者不接触但是之间的间隙极其微小(可以视为接触)，第二芯片120的侧面中的其余部分以及顶面与第二空腔133之间具有第二间隙135。在优选示例中，第二芯片120的侧面和顶面与第二空腔133之间具有第二间隙135。第二间隙135的宽度范围可以介于10微米至100微米，使得第二芯片120不直接接触封装罩130。这可以有利于导热介质140的填入以及连续表面的连续形成。
半导体封装结构100还可以包括导热介质140，填充于第一间隙134和第二间隙135，导热介质140具有填充表面141，连接第一安装面111、第二安装面121及第三安装面131，使得第一安装面111、第二安装面121及第三安装面131构成于一连续表面。例如，导热介质140可以选自由超高温导热胶、有机硅导热胶、环氧树脂AB胶、聚氨酯胶、导热硅脂组成的组中的至少一种。导热介质140不仅可以将第一芯片110和第二芯片120与封装罩130粘合，还可以起到散热的作用。
半导体封装结构100还可以包括重布线层150，形成于连续表面上，重布线层150可以包括第一扇入焊盘153、第二扇入焊盘154以及外接焊盘155。第一扇入焊盘153可以接合于第一接点112并经由重布线层150内的第一扇出线路156a连接至对应的外接焊盘155。第二扇入焊盘154接合于第二接点122并经由重布线层150内的第二扇出线路156b连接至对应的外接焊盘155。重布线层150还可以包括至少一内互连线路156c，连接第一扇入焊盘153与第二扇入焊盘154。例如，第一扇入焊盘153和第二扇入焊盘154可以位于重布线层150的第一表面151上，外接焊盘155可以位于与第一表面151相对的第二表面152上。
具体来说，重布线层150可以包括介电层和形成在介电层中的线路(例如，第一扇出线路156a、第二扇出线路156b、内互连线路156c等)。介电层的材料可以包含高分子薄膜材料，例如苯并环丁烯(BCB)、聚酰亚胺(PI)等，但不限于此。介电层的材料还可以包括其他绝缘材料。例如，可以采用重布线技术在介电层中形成线路以及与线路电连接的焊盘(例如，第一扇入焊盘153、第二扇入焊盘154、外接焊盘155等)。RDL技术是本领域技术人员所知的技术，本文不再赘述。在本申请的一个实施方式中，线路的材料可以包含铜和铝中的一者。但是，本领域技术人员可以理解，线路的材料可以包含其他金属(例如金、银、铂)或金属以外的其他类型的导电材料。在本申请的一个实施方式中，线路和焊盘可以使用相同的材料。在本申请的另一实施方式中，线路和焊盘可以使用不同的材料。在本申请的一实施方式中，第一扇出线路156a、第二扇出线路156b和内互连线路156c中的任意一者具有小于15微米的线宽/线距。
半导体封装还可以包括第一焊球157，植接在外接焊盘155上。例如，可以使用植球工艺将第一焊球157植接于外接焊盘155。
在本申请的一个实施方式中，封装罩130还可以具有与第一空腔132连通的第一开口136和与第二空腔133连通的第二开口137，以供导热介质140的填入。如图1所示，第一开口136和/或第二开口137可以位于封装罩130的顶部，但是本领域技术人员可以理解，第一开口136和/或第二开口137还可以位于封装罩130的其他位置。第一开口136和/或第二开口137的形状可以包括椭圆形(椭圆柱体)、圆形(圆柱体)、方形(矩形柱体)、棱形(棱柱体)中的任意一者。但是本领域技术人员可以理解，第一开口136和/或第二开口137还可以具有未列举的其他形状。图4是根据本申请的进一步实施方式的半导体封装结构100的俯视图。如图4所示，第一开口136的形状可以是椭圆形(椭圆柱体)，第二开口137的形状可以是圆形(圆柱体)，但是本领域技术人员可以理解，图4中示出的第一开口136和第二开口137的形状是示例性的，第一开口136和第二开口137还可以有其他的形状组合。在一个示例中，第一开口136的尺寸可以小于第二开口137的尺寸。在另一示例中，第一开口136的尺寸可以等于第二开口137的尺寸。在本申请的较佳实施方式中，第一开口136的尺寸可以大于第二开口137的尺寸。
在图1示出的本申请的实施方式中，第一开口136和第二开口137分别可以用作第一空腔132和第二空腔133的入口，即导热介质140通过第一开口136和第二开口137分别注入到第一空腔132和第二空腔133中，并可以填充第一空腔132和第二空腔133以及优选地第一开口136和第二开口137。
图2是根据本申请的进一步实施方式的半导体封装结构100的剖视图。参考图2，图2中示出的半导体封装结构100与图1中示出的半导体封装结构100基本相同，区别在于图2中示出的半导体封装结构100中的封装罩130还可以具有通道138，连通第一空腔132和第二空腔133，导热介质140还填充于通道138。如图2所示，在一个示例中，通道138可以由第一空腔132与第二空腔133之间的壁上的凹槽形成。在另一个示例中，如通道138可以由第一空腔132与第二空腔133之间的壁上的通孔形成。在图4示出的根据本申请的实施方式的半导体封装结构100的俯视图中，第一开口136可以用作入胶口，第二开口137可以用作出胶口。在本申请的可替换实施方式中，第一开口136可以用作出胶口，第二开口137可以用作入胶口。在第一开口136的尺寸大于第二开口137的尺寸的实施方式中，第一开口136可以用作入胶口，第二开口137可以用作出胶口。可以从第一开口136注入导热介质140，导热介质140填充第一空腔132后通过通道138填充第二空腔133，然后从第二开口137出来，由此完成导热介质140的填充。
在本申请的实施方式中，封装罩130的材料可以包含但不限于玻璃、陶瓷等。在本申请的较佳实施方式中，封装罩130的材料可以包含硅。与传统的使用塑封料(例如，环氧树脂模塑料(Epoxy Molding Compound，EMC))封装芯片相比，使用硅材料的封装罩130来封装芯片，因硅较低的热膨胀系数，由此更容易控制制程上的翘曲度(Warpage)。
在本申请的实施方式中，可以使用刻蚀技术来在封装罩130上形成第一空腔132、第二空腔133、第一开口136、第二开口137、通道138中的至少一者。在本申请的较佳实施方式中，可以在硅晶圆上形成封装罩130。图5示出了在硅晶圆上形成根据本申请的实施方式的半导体封装结构100中的封装罩130。如图5所示，可以在硅晶圆上刻蚀出间隔排列的多个第一空腔132和多个第二空腔133(以及可选地，第一开口136、第二开口137、通道138)。然后对硅晶圆进行单体化分离(例如切割)以得到所需的封装罩130。刻蚀和单体化分离是本领域技术任意所知的常规技术，本申请对此不再赘述。
图3是根据本申请的另一进一步实施方式的半导体封装结构100的剖视图。参考图3，半导体封装结构100还可以包括承载基板160。承载基板160可以具有第一表面161和第二表面162。承载基板160可以包含位于第一表面161的互连焊盘163、位于第二表面162的端子焊盘164、以及电连接互连焊盘163和端子焊盘164的线路165。互连焊盘163可以与第一焊球157键合。
承载基板160可以是但不限于线路薄膜。具体地，承载基板160可以包括电介质层，形成在电介质层内的线路165，以及分别设置在承载基板160的第一表面161上和第二表面162上且与线路165电连接的互连焊盘163和端子焊盘164。例如，可以使用印刷电路板(Printed Circuit Board，PCB)制程来形成线路165。在本申请的实施方式中，线路165的材料可以包含金、银、铂、铝、铜。在优选实施方式中，线路165的材料可以包含铜。
在本申请的实施方式中，半导体封装结构100还可以包括第二焊球166，植接在端子焊盘164上。例如，可以使用植球工艺将第二焊球166植接于端子焊盘164。
在本申请的实施方式中，承载基板160的第二表面162(底面)上可以具有阻焊层(Solder Mask)167，该阻焊层167不覆盖承载基板160底面上的端子焊盘164。另外，在端子焊盘164上植接第二焊球166之前可以先对端子焊盘164的表面进行表面抛光处理。
根据本申请实施方式的半导体封装结构100可以应用于晶圆级芯片尺寸封装(Wafer Level Chip Size Package，WLCSP)中，尤其是扇出式(Fan-out)WLCSP(FOWLCSP)中。
本申请的实施方式还提供用于制造半导体封装结构的方法。图6A至图6H示出了根据本申请的一实施方式的用于制造半导体封装结构的方法在执行每个步骤之后得到的结构的示意图。参考图6A至图6H，根据本申请的实施方式的方法可以包括以下步骤。
参考图6A，在步骤S102中，提供一载板200，在该载板200上并排排列放置第一芯片110和第二芯片120。第一芯片110具有第一安装面111以及多个显露在第一安装面111的第一接点112。第二芯片120具有第二安装面121以及多个显露在第二安装面121的第二接点122。第一芯片110和第二芯片120之间形成一并排间隙114。第一安装面111和第二安装面121可以贴附于载板200。例如，第一安装面111可以是第一芯片110的有源面，第一接点112可以是第一芯片焊盘。另外，在第一安装面111上的第一芯片焊盘以外的区域可以覆盖有第一钝化层113。第一钝化层113的种类可以包括但不限于无机玻璃和有机高分子。无机玻璃的材料可以包含但不限于，氧化物(例如，SiO2、Al2O3、TiO2、ZrO2、Fe2O3、SixOy)、硅酸盐(例如，PSG、BSG、BPSG)、氮化物(例如，Si3N4、SixNyH、BN、AlN、GaN)。有机高分子的材料可以包含但不限于，合成树脂(例如，聚酰亚胺类树脂、聚硅氧烷类树脂)、合成橡胶(例如，硅酮橡胶)。
第二芯片120可以具有第二安装面121以及多个显露在第二安装面121的第二接点122。例如，第二安装面121可以是第二芯片120的有源面，第二接点122可以是第二芯片焊盘。另外，在第二安装面121上的第二芯片焊盘以外的区域可以覆盖有第二钝化层123。第二钝化层123的种类可以包括但不限于无机玻璃和有机高分子。无机玻璃的材料可以包含但不限于氧化物(例如，SiO2、Al2O3、TiO2、ZrO2、Fe2O3、SixOy)、硅酸盐(例如，PSG、BSG、BPSG)、氮化物(例如，Si3N4、SixNyH、BN、AlN、GaN)。有机高分子的材料可以包含但不限于合成树脂(例如，聚酰亚胺类树脂、聚硅氧烷类树脂)、合成橡胶(例如，硅酮橡胶)。
第一芯片110的类型可以包括存储器芯片和逻辑芯片。存储器芯片的示例可以包括但不限于随机存储存储器(RAM)。RAM的示例可以包括动态随机存取存储器(DRAM)或静态随机存取存储器(SRAM)。逻辑芯片的示例可以包括但不限于图形处理单元(GraphicProcessing Unit，GPU)芯片、中央处理单元(Central Processing Unit，CPU)芯片、系统级芯片(System on Chip，SOC)。
第二芯片120的类型可以包括存储器芯片和逻辑芯片。存储器芯片的示例可以包括但不限于随机存储存储器(RAM)。RAM的示例可以包括动态随机存取存储器(DRAM)或静态随机存取存储器(SRAM)。逻辑芯片的示例可以包括但不限于，图形处理单元(GraphicProcessing Unit，GPU)芯片、中央处理单元(Central Processing Unit，CPU)芯片、系统级芯片(System on Chip，SOC)。
在本申请的一实施方式中，第一芯片110可以例如是逻辑芯片，第二芯片120可以例如是存储器芯片。
在本申请的一实施方式中，可以从第一芯片110中挑选已知合格芯片(Known GoodDie，KGD)，可以从第二芯片120中挑选KGD。
参考图6B，在步骤S104中，提供一封装罩130，该封装罩130可以具有第三安装面131以及由第三安装面131凹入的第一空腔132和第二空腔133。
参考图6C，在步骤S106中，将封装罩130覆盖在第一芯片110和第二芯片120上，第三安装面131贴附于所述载板200，使得第三安装面131对齐于第一安装面111和第二安装面121，第一芯片110容置于第一空腔132内，第二芯片120容置于第二空腔133内，第一空腔132与第一芯片110之间具有第一间隙134，第二空腔133与第二芯片120之间具有第二间隙135。
例如，在一个示例中，第一芯片110的侧面与第一空腔132接触或者不接触但是之间的间隙极其微小(可以视为接触)，仅第一芯片110的顶面与第一空腔132之间具有第一间隙134。在另一个示例中，第一芯片110的顶面与第一空腔132接触或者不接触但是之间的间隙极其微小(可以视为接触)，仅第一芯片110的侧面与第一空腔132之间具有第一间隙134。在再一个示例中，第一芯片110的侧面中的一部分(例如一个或多个)与第一空腔132接触或者不接触但是之间的间隙极其微小(可以视为接触)，第一芯片110的侧面中的其余部分以及顶面与第一空腔132之间具有第一间隙134。在优选示例中，第一芯片110的侧面和顶面与第一空腔132之间具有第一间隙134。第一间隙134的宽度范围可以介于10微米至100微米，使得第一芯片110不直接接触封装罩130。这可以有利于导热介质140的填入以及连续表面的连续形成。
例如，在一个示例中，第二芯片120的侧面与第二空腔133接触或者不接触但是之间的间隙极其微小(可以视为接触)，仅第二芯片120的顶面与第二空腔133之间具有第二间隙135。在另一个示例中，第二芯片120的顶面与第二空腔133接触或者不接触但是之间的间隙极其微小(可以视为接触)，仅第二芯片120的侧面与第二空腔133之间具有第二间隙135。在再一个示例中，第二芯片120的侧面中的一部分(例如一个或多个)与第二空腔133接触或者不接触但是之间的间隙极其微小(可以视为接触)，第二芯片120的侧面中的其余部分以及顶面与第二空腔133之间具有第二间隙135。在优选示例中，第二芯片120的侧面和顶面与第二空腔133之间具有第二间隙135。第二间隙135的宽度范围可以介于10微米至100微米，使得第二芯片120不直接接触封装罩130。这可以有利于导热介质140的填入以及连续表面的连续形成。
在本申请的一个实施方式中，封装罩130还可以具有与第一空腔132连通的第一开口136和与第二空腔133连通的第二开口137，以供导热介质140的填入。如图6C所示，第一开口136和/或第二开口137可以位于封装罩130的顶部，但是本领域技术人员可以理解，第一开口136和/或第二开口137还可以位于封装罩130的其他位置。第一开口136和/或第二开口137的形状可以包括椭圆形(椭圆柱体)、圆形(圆柱体)、方形(矩形柱体)、棱形(棱柱体)中的任意一者。但是本领域技术人员可以理解，第一开口136和/或第二开口137还可以具有未列举的其他形状。第一开口136的形状可以是椭圆形(椭圆柱体)，第二开口137的形状可以是圆形(圆柱体)，但是本领域技术人员可以理解，第一开口136和第二开口137还可以有其他的形状组合。在一个示例中，第一开口136的尺寸可以小于第二开口137的尺寸。在另一示例中，第一开口136的尺寸可以等于第二开口137的尺寸。在本申请的较佳实施方式中，第一开口136的尺寸可以大于第二开口137的尺寸。
在本申请的进一步实施方式中，封装罩130还可以具有通道138，连通第一空腔132和第二空腔133，导热介质140还填充于通道138。在一个示例中，通道138可以由第一空腔132与第二空腔133之间的壁上的凹槽形成。在另一个示例中，通道138可以由第一空腔132与第二空腔133之间的壁上的通孔形成。
在本申请的实施方式中，封装罩130的材料可以包含但不限于玻璃、陶瓷等。在本申请的较佳实施方式中，封装罩130的材料可以包含硅。与传统的使用塑封料(例如，环氧树脂模塑料(Epoxy Molding Compound，EMC))封装芯片相比，使用硅材料的封装罩130来封装芯片，因硅较低的热膨胀系数，由此更容易控制制程上的翘曲度(Warpage)。
在本申请的实施方式中，可以使用刻蚀技术来在封装罩130上形成第一空腔132、第二空腔133、第一开口136、第二开口137、通道138中的至少一者。在本申请的较佳实施方式中，可以在硅晶圆上形成封装罩130。由此，步骤S104中的提供封装罩130可以包括以下步骤。可以在硅晶圆上刻蚀出间隔排列的多个第一空腔132和多个第二空腔133。以及可选地，可以刻蚀出第一开口136、第二开口137、通道138中的任意。然后对硅晶圆进行单体化分离(例如切割)以得到所需的封装罩130。刻蚀和单体化分离是本领域技术任意所知的常规技术，本申请对此不再赘述。
参考图6D，在步骤S108中，将导热介质140填充于第一间隙134和第二间隙135。导热介质140具有填充表面141，连接第一安装面111、第二安装面121及第三安装面131，使得第一安装面111、第二安装面121及第三安装面131构成于一连续表面。
在封装罩130不具有第一开口136和第二开口137的实施方式中，步骤S108可以在步骤S106之前发生，也就是说，在安装好第一芯片110和第二芯片120之后，在第一芯片110和第二芯片120表面上涂覆导热介质140以使其覆盖第一芯片110和第二芯片120，并形成一定厚度的导热介质140层。然后执行步骤S106以使得第一芯片110被容置于第一空腔132中以及第二芯片120被容置于第二空腔133中，且导热介质140层填充第一间隙134和第二间隙135。
在封装罩130具有第一开口136和第二开口137的实施方式中，可以通过第一开口136和第二开口137分别将导热介质140填充于第一间隙134和第二间隙135。
在封装罩130还具有通道138的实施方式中，可以将第一开口136和第二开口137中的一者作为入胶口，另一者作为出胶口，可以将导热介质140通过入胶口注入到第一空腔132和第二空腔133，多余的导热介质140可以从出胶口出来。
导热介质140可以选自由超高温导热胶、有机硅导热胶、环氧树脂AB胶、聚氨酯胶、导热硅脂组成的组中的至少一种。导热介质140不仅可以将第一芯片110和第二芯片120与封装罩130粘合，还可以起到散热的作用。
参考图6E，在步骤S110中，分离载板200。具体地，在本申请的一个实施方式中，在载板200上可以贴附一胶带210，例如热脱胶薄膜，在步骤S102中，第一芯片110和第二芯片120放置在该热脱胶薄膜上。在执行完步骤S108之后，可以对该热脱胶薄膜加热(例如通过激光照射)，使其失去粘性由此载板200被剥离。
在本申请的可替换实施方式中，可以使用其他的方式来分离载板。例如可以在玻璃片或半导体载板上涂上紫外线(UV)感光粘胶，在步骤S108之后对UV感光粘胶进行照光使其失去粘性，就可以将载板200剥离。
本领域技术人员可以理解，本领域中常用的其他分离载板200的方式也应属于本申请的范围。
在分离载板200之后，可以将执行步骤S108之后得到的封装体翻转。
参考图6F，在步骤S112中，在连续表面上形成重布线层150。重布线层150包括第一扇入焊盘153、第二扇入焊盘154及外接焊盘155。第一扇入焊盘153接合于第一接点并经由第一扇出线路156a连接至对应的外接焊盘155。第二扇入焊盘154接合于第二接点并经由第二扇出线路156b连接至对应的外接焊盘155。重布线层150还包括至少一内互连线路156c，连接所述第一扇入焊盘153与所述第二扇入焊盘154。
具体来说，重布线层150可以包括介电层和形成在介电层中的线路(例如，第一扇出线路156a、第二扇出线路156b、内互连线路156c等)。介电层的材料可以包含高分子薄膜材料，例如苯并环丁烯(BCB)、聚酰亚胺(PI)等，但不限于此。介电层的材料还可以包括其他绝缘材料。例如，可以采用重布线技术在介电层中形成线路以及与线路电连接的焊盘(例如，第一扇入焊盘153、第二扇入焊盘154、外接焊盘155等)。RDL技术是本领域技术人员所知的技术，本文不再赘述。在本申请的一个实施方式中，线路的材料可以包含铜和铝中的一者。但是，本领域技术人员可以理解，线路的材料可以包含其他金属(例如金、银、铂)或金属以外的其他类型的导电材料。在本申请的一个实施方式中，线路和焊盘可以使用相同的材料。在本申请的另一实施方式中，线路和焊盘可以使用不同的材料。在本申请的一实施方式中，第一扇出线路156a、第二扇出线路156b和内互连线路156c中的任意一者具有小于15微米的线宽/线距。
在步骤S114中，将第一焊球157植接在外接焊盘155上。例如，可以使用植球工艺将第一焊球157植接于外接焊盘155。
参考图6G，在步骤S116中，翻转得到的封装体并单体化分离封装罩130，以制成多个半导体封装结构，每一个半导体封装结构包括第一芯片110和第二芯片120。
在本申请的进一步实施方式中，用于制造半导体封装结构的方法还可以包括以下步骤。
参考图6H，在步骤S118中，提供一承载基板160，该承载基板160可以具有第一表面161和第二表面162，承载基板160包含位于第一表面161的互连焊盘163、位于第二表面162的端子焊盘164、以及电连接互连焊盘163和端子焊盘164的线路165。
承载基板160可以是但不限于线路薄膜。具体地，承载基板160可以包括电介质层，形成在电介质层内的线路165，以及分别设置在承载基板160的第一表面161上和第二表面162上且与线路165电连接的互连焊盘163和端子焊盘164。例如，可以使用印刷电路板(Printed Circuit Board，PCB)制程来形成线路165。在本申请的实施方式中，线路165的材料可以包含金、银、铂、铝、铜。在优选实施方式中，线路的材料可以包含铜。
在本申请的实施方式中，承载基板160的第二表面162(底面)上可以具有阻焊层(Solder Mask)167，该阻焊层167不覆盖承载基板160底面上的端子焊盘164。另外，在端子焊盘164上植接第二焊球166之前可以先对端子焊盘164的表面进行表面抛光处理。
在步骤S120中，将互连焊盘163与第一焊球157键合。
在步骤S122中，将第二焊球166植接在端子焊盘164上。例如，可以使用植球工艺将第二焊球166植接于端子焊盘164。
根据本申请实施方式的用于制造半导体封装结构的方法可以应用于晶圆级芯片尺寸封装(Wafer Level Chip Size Package，WLCSP)工艺中，尤其是扇出式(Fan-out)WLCSP(FOWLCSP)工艺中。
根据本申请实施方式的半导体封装结构100或根据本申请的实施方式的用于制造半导体封装结构的方法制造的半导体封装结构，使用硅材料代替常规工艺中的环氧树脂模塑料(Epoxy Molding Compound，EMC)来塑封芯片，其热膨胀系数更低，更容易控制制程上的翘曲度(Warpage)。另外，导热介质围绕芯片四周，能有效将芯片工作时产生的热快速散去。
此外，根据本申请实施方式的半导体封装结构100或根据本申请的实施方式的用于制造半导体封装结构的方法制造的半导体封装结构在应用于SIP封装中可以具有更小的形状因素和更短的信号连接，以及良好的散热性。
另外，以上实施方式描述的用于制造半导体封装结构的方法的步骤只是描述了制造半导体封装结构的一些主要步骤，本领域技术人员可以理解在整个半导体封装工艺中还可以包括一些已知的其他步骤，为使本申请的说明书简明扼要，这些常规的已知步骤在本申请中没有详细描述，但也应当视为本申请的范围。
以上结合附图详细描述了本申请的优选实施方式，但是，本申请并不限于上述实施方式中的具体细节，在本申请的技术构思范围内，可以对本申请的技术方案进行多种简单变型，这些简单变型均属于本申请的保护范围。
另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合。为了避免不必要的重复，本申请对各种可能的组合方式不再另行说明。
此外，本申请的各种不同的实施方式之间也可以进行任意组合，只要其不违背本申请的思想，其同样应当视为本申请所公开的内容。

Claims (9)

1.一种半导体封装结构，其特征在于，包括：
并排排列的第一芯片和第二芯片，所述第一芯片具有第一安装面以及多个显露在所述第一安装面的第一接点，所述第二芯片具有第二安装面以及多个显露在所述第二安装面的第二接点，所述第一芯片和所述第二芯片之间形成一并排间隙；
封装罩，具有第三安装面以及由所述第三安装面凹入的第一空腔和第二空腔，所述第三安装面对齐于所述第一安装面和所述第二安装面，所述第一芯片容置于所述第一空腔内，所述第二芯片容置于所述第二空腔内，所述第一空腔与所述第一芯片之间具有第一间隙，所述第二空腔与所述第二芯片之间具有第二间隙；
导热介质，填充于所述第一间隙和所述第二间隙，所述导热介质具有填充表面，连接所述第一安装面、所述第二安装面及所述第三安装面，使得所述第一安装面、所述第二安装面及所述第三安装面构成于一连续表面；
重布线层，形成于所述连续表面上，所述重布线层包括第一扇入焊盘、第二扇入焊盘及外接焊盘，所述第一扇入焊盘接合于所述第一接点并经由第一扇出线路连接至对应的所述外接焊盘，所述第二扇入焊盘接合于所述第二接点并经由第二扇出线路连接至对应的所述外接焊盘，所述重布线层还包括至少一内互连线路，连接所述第一扇入焊盘与所述第二扇入焊盘。
2.根据权利要求1所述的半导体封装结构，其特征在于，所述封装罩还具有通道，连通所述第一空腔和所述第二空腔，所述导热介质亦填充于所述通道。
3.根据权利要求1所述的半导体封装结构，其特征在于，还包括：
第一焊球，植接在所述外接焊盘上。
4.根据权利要求3所述的半导体封装结构，其特征在于，还包括：
承载基板，具有第一表面和第二表面，所述承载基板包含位于所述第一表面的互连焊盘、位于所述第二表面的端子焊盘、以及电连接所述互连焊盘和所述端子焊盘的线路，所述互连焊盘与所述第一焊球键合；以及
第二焊球，植接在所述端子焊盘上。
5.根据权利要求1所述的半导体封装结构，其特征在于，所述封装罩还具有与所述第一空腔连通的第一开口和与所述第二空腔连通的第二开口，以供所述导热介质的填入。
6.根据权利要求5所述的半导体封装结构，其特征在于，所述第一开口或所述第二开口的形状包括椭圆形、圆形、方形、棱形中的任意一者。
7.根据权利要求1所述的半导体封装结构，其特征在于，所述第一扇出线路、所述第二扇出线路和所述内互连线路中的任意一者具有小于15微米的线宽/线距。
8.根据权利要求1所述的半导体封装结构，其特征在于，所述封装罩包含硅封装罩。
9.根据权利要求1至8中任一项所述的半导体封装结构，其特征在于，所述第一间隙和所述第二间隙的宽度范围介于10微米至100微米，使得所述第一芯片和所述第二芯片不直接接触所述封装罩。
CN201721919219.7U 2017-12-29 2017-12-29 半导体封装结构 Active CN207624680U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201721919219.7U CN207624680U (zh) 2017-12-29 2017-12-29 半导体封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201721919219.7U CN207624680U (zh) 2017-12-29 2017-12-29 半导体封装结构

Publications (1)

Publication Number Publication Date
CN207624680U true CN207624680U (zh) 2018-07-17

Family

ID=62830726

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201721919219.7U Active CN207624680U (zh) 2017-12-29 2017-12-29 半导体封装结构

Country Status (1)

Country Link
CN (1) CN207624680U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110875269A (zh) * 2018-08-31 2020-03-10 唐虞企业股份有限公司 芯片封装结构半成品、模块及芯片封装结构的制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110875269A (zh) * 2018-08-31 2020-03-10 唐虞企业股份有限公司 芯片封装结构半成品、模块及芯片封装结构的制造方法

Similar Documents

Publication Publication Date Title
US11239095B2 (en) Stacked semiconductor die assemblies with high efficiency thermal paths and molded underfill
US9691696B2 (en) Interposers with circuit modules encapsulated by moldable material in a cavity, and methods of fabrication
JP7037544B2 (ja) 性能を向上させたウエハレベルパッケージ
CN106057768B (zh) 具有不连续聚合物层的扇出pop结构
US10636678B2 (en) Semiconductor die assemblies with heat sink and associated systems and methods
TWI441285B (zh) 用於封裝裝置之凹陷的半導體基底及其方法
US6229204B1 (en) Chip on board with heat sink attachment
US11694943B2 (en) Semiconductor device including heat dissipation structure and fabricating method of the same
US8039315B2 (en) Thermally enhanced wafer level package
CN105428329B (zh) 具有ubm的封装件和形成方法
CN107403733A (zh) 三层叠层封装结构及其形成方法
CN106997855A (zh) 集成电路封装件及其形成方法
CN106997854A (zh) 封装结构上的集成扇出封装件及其形成方法
KR20160129687A (ko) 더미 다이들을 갖는 팬-아웃 적층 시스템 인 패키지(ｓｉｐ) 및 그 제조 방법
TW200427029A (en) Thermally enhanced semiconductor package and fabrication method thereof
TW202017062A (zh) 半導體封裝及其製造方法
CN107993994A (zh) 半导体封装结构及其制造方法
TW202008531A (zh) 封裝結構
TWI590331B (zh) 藉由多孔與非多孔層所強化的電子結構及製造方法
CN207624680U (zh) 半导体封装结构
CN110534483A (zh) 封装结构
CN110517959A (zh) 封装结构的形成方法
CN113078149B (zh) 半导体封装结构、方法、器件和电子产品
KR102168214B1 (ko) 반도체 패키지
TW202333312A (zh) 封裝及其形成方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20181019

Address after: 230601 room 630, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui

Patentee after: Changxin Storage Technology Co., Ltd.

Address before: 230601 No. 3188, Yun Gu Road, Hefei, Anhui

Patentee before: Ever power integrated circuit Co Ltd