CN207488439U - 一种偏置电压施加装置 - Google Patents

一种偏置电压施加装置 Download PDF

Info

Publication number
CN207488439U
CN207488439U CN201721627379.4U CN201721627379U CN207488439U CN 207488439 U CN207488439 U CN 207488439U CN 201721627379 U CN201721627379 U CN 201721627379U CN 207488439 U CN207488439 U CN 207488439U
Authority
CN
China
Prior art keywords
binding post
insert row
component
pin
tool
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201721627379.4U
Other languages
English (en)
Inventor
张薇
刘刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Ruida Core Ic Design Co Ltd
Original Assignee
Beijing Ruida Core Ic Design Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Ruida Core Ic Design Co Ltd filed Critical Beijing Ruida Core Ic Design Co Ltd
Priority to CN201721627379.4U priority Critical patent/CN207488439U/zh
Application granted granted Critical
Publication of CN207488439U publication Critical patent/CN207488439U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

本实用新型公开一种偏置电压施加装置,其特征在于,包括印刷电路板,印刷电路板上布置有:N个元器件插具,元器件插具包括M个插脚,用于将待测元器件与印刷电路板电连接;多个接线柱组,每个接线柱组中包括多个接线柱,用于引入外接的偏置电压;以及N×M个插排,用以与元器件插具电连接,并且每个插排包括多个插脚,每个插排中的插脚数量至少比每个接线柱组中接线柱的数量多一个;其中,N、M均为整数,且N≥1、M≥4。

Description

一种偏置电压施加装置
技术领域
本实用新型涉及半导体测试领域。更具体地,涉及一种偏置电压施加装置。
背景技术
随着微电子器件技术的发展,各种电子设备已经广泛用于航空航天、军工、科研、通用电子等各种领域。对于构成电子设备的电子元器件不可避免地将受到环境中的α射线、β射线等辐射影响,极端温度湿度影响、撞击影响等等。因此,需要针对这些电子器件做可靠性评估试验和电应力试验。
在进行一些可靠性评估试验时,测试板在试验中作为电子器件的载体,对电子器件的可靠性评估试验起到非常重要的作用。但是,对于电子器件开展可靠性试验的不同电压的器件、不同管脚顺序,以及不同偏置状态要求在先用测试装置中不能满足,测试费时,测试装置不通用,测试成本很高。
因此,需要提供一种能够在元器件开展可靠性试验时对待测元器件的各个引脚选择施加不同的电压偏置、选择施加电压偏置的顺序、以实现多个元器件的同时测试的偏置电压施加装置。
实用新型内容
本实用新型的目的在于提供一种能够根据需要施加偏置电压的适用于元器件可靠性测试的偏置电压施加装置。
为达到上述目的,本实用新型采用下述技术方案:
一种偏置电压施加装置,其特征在于,包括印刷电路板,印刷电路板上布置有:N个元器件插具,元器件插具包括M个插脚,用于将待测元器件与印刷电路板电连接;多个接线柱组,每个接线柱组中包括多个接线柱,用于引入外接的偏置电压;以及N×M个插排,用以与元器件插具电连接,并且每个插排包括多个插脚,每个插排中的插脚数量至少比每个接线柱组中接线柱的数量多一个;其中,N、M均为整数,且N≥1、M≥4。
优选地,元器件插具中的每个插脚对应连接一个插排,插排为两排且分列在元器件插具的两侧,并且接线柱组包括第一接线柱组和第二接线柱组,其中,第一接线柱组中的每个接线柱与其靠近的插排中的插脚对应连接,第二接线柱组中的每个接线柱与其靠近的插排中的插脚对应连接。
优选地,偏置电压施加装置还包括跳线帽,用于将插排中元器件插具对应连接的插脚与插排中引入所需偏置电压的接线柱对应连接的插脚短接。
优选地,元器件插具为TO-39型封装的元器件插具;插排的数量为4×N个;元器件插具中的每个插脚对应连接一个插排,插排为两排且分列在元器件插具的两侧,并且接线柱组包括第一接线柱组和第二接线柱组,其中,第一接线柱组中的每个接线柱与其靠近的插排中的插脚对应连接,第二接线柱组中的每个接线柱与其靠近的插排中的插脚对应连接。
优选地,插排中的每个包括:第一端子、第二端子、第三端子和第四端子,且接线柱组中的每个包括:第一接线柱、第二接线柱、第三接线柱,
其中,第一接线柱与第一端子电连接元器件插具的每个插脚对应连接一个插排中的第二端子,第二接线柱与第三端子电连接,以及第三接线柱与第四端子电连接。
优选地,偏置电压施加装置还包括跳线帽,用于将插排中与元器件插具电连接的插脚与插排中与所需偏置电压对应的接线柱连接的插脚短接。
优选地,在印刷电路板中,在接线柱与插排的布线中,插排的引出线布置在印刷电路板的第一面,接线柱的引出线布置在印刷电路板的第二面。
本实用新型的有益效果如下:
本实用新型所述技术方案实现了在元器件开展可靠性试验时对待测元器件的各个引脚选择施加不同的电压偏置、选择施加电压偏置的顺序、以实现多个元器件的同时测试,提高了电路板的通用性,可有效控制资金和时间成本。
附图说明
下面结合附图对本实用新型的具体实施方式作进一步详细的说明;
图1为在一个实施例中的TO-39封装插具的元器件可靠性测试的偏置电压施加装置的示意性总原理图;
图2为在一个实施例中的TO-39封装插具的元器件可靠性测试的偏置电压施加装置的第一面的电路版图;以及
图3为在一个实施例中的TO-39封装插具的元器件可靠性测试的偏置电压施加装置的第二面的电路版图。
具体实施方式
为了更清楚地说明本实用新型,下面结合优选实施例和附图对本实用新型做进一步的说明。附图中相似的部件以相同的附图标记进行表示。本领域技术人员应当理解,下面所具体描述的内容是说明性的而非限制性的,不应以此限制本实用新型的保护范围。
术语“具有”、“含有”、“包括”、“包含”等是开放性的,它们表示所描述的结构,元件或者特征的存在,但并不排除额外元件或特征。
应理解,说明书中所述的序数词第一、第二等只是为了描述的清楚,而不是为了限制元件、部件或组件等的顺序,即,描述为第一元件、部件和组件以及第二元件、部件或组件也可以表述为第二元件、部件和组件以及第一元件、部件或组件。
以待测元器件插具为TO-39封装插具举例对本申请进行具体说明。TO-39封装插具的插脚数为四个,可供三脚或四脚的元器件插接,如图1至图3中所示。
具体地,图1为TO-39封装元器件可靠性测试的偏置电压施加装置的示意性总原理图。
如图1所示,在本实施例中,TO-39封装元器件可靠性测试的偏置电压施加装置包括印刷电路板10,印刷电路板10上布置有:元器件插具102、插排104-1和104-2、以及接线柱组106-1和106-2。
在本公开中,元器件插具102中的每个插脚对应连接多个插排104-1和104-1中的一个。因此,在本公开中,插排104-1和104-2的数量是由元器件插具102的数量决定的。具体地,在图1至图3示出的实施例中,印刷电路板10上布置有4个元器件插具102。相应的,插排104-1和104-2的数量为16个。为了布局布线,将插排104-1和104-2分成两排分列在元器件插具102的两侧,即插排104-1和插排104-2。应理解,本公开的偏置电压施加装置并不限于此,如有需要,元器件插具102的数量可以增加或减少,只要相应的增加或减少插排104-1和104-2的数量即可。
在本实施例中,印刷电路板10上布置有两组接线柱组106-1和106-2,接线柱组106-1和106-2中每组各包括多个接线柱,用来引入外接的偏置电压。在本实施例中,示例性地示出了接线柱组106-1和106-2中每组包含3个接线柱的情形。应理解,这仅是示例性地,本公开的偏置电压施加装置并不限于此,当需要测试更多个偏置电压或需要减少引入的偏置电压时,可以增加或减少接线柱组106-1和106-2中每组包含的接线柱数量。
在本实施例中,接线柱组106-1和106-2分别位于元器件插具102的两侧下方,用以减小布线长度、方便布线以及避免引线电压拉弧,从而减小在不先上的损耗,增加偏置电压测试的准确度。
在本实施例中,元器件插具102每一侧的插排104-1和104-2的数量相同,两侧布局布线对称,因此,以图中所示的左侧的布局布线为例进行说明。具体地,在元器件插具102左侧的插排106-1中包含8个插排1041、1042、……和1048,每个插排中插脚数量和引线连接方式相似,以插排1041为例说明。
插排1041中包括四个插脚,即第一插脚、第二插脚、第三插脚和第四插脚。其中,第二插脚与元器件插具102的一个引脚电连接,第一插脚、第三插脚和第四插脚分别与接线柱组106-1电连接。
在本实施例中,偏置电压施加装置还包括跳线帽(未示出),用以将需要施加的外接电压偏置引入元器件插具102的相应插脚,从而通过元器件插具102将该外接电压偏置传递给元器件的相应引脚。
应理解,本公开并不限于此,当接线柱组106-1中接线柱的数量改变时,插排1041、1042、……和1048中每个的插脚数量也相应的改变,只要令其插脚数量至少比接线柱组106-1中接线柱的数量多一个即可。因此,实现了可以自由选择对待测元器件各个引脚施加的电压偏置值,并且可以根据需要选择电压偏置施加的顺序,以及同时进行多个待测元器件的可靠性测试。
下面结合图2和图3详细描述印刷电路板10中的布局布线。
图2为在一个实施例中的TO-39封装插具的元器件可靠性测试的偏置电压施加装置的第一面的电路版图,图3为在一个实施例中的TO-39封装插具的元器件可靠性测试的偏置电压施加装置的第二面的电路版图。
在布局布线上,首先,如上文所示,将插排104-1和104-2以及接线柱组106-1和106-2分成两组布置在元器件插具102的两侧,为了进一步方便布线、减小线路损耗以及避免引线电压拉弧,本公开为两面布线。在图2和图3中示例性地示出了布线方式。
在插排104-1和104-2与接线柱组106-1和106-2的连接关系中,如图2所示,接线柱组106-1和106-2的引出线布置在印刷电路板10的第一面,如图3所示,插排104-1和104-2的引出线布置在印刷电路板10的第二面,在图2和图3中还示出了,插排104-1和104-2与元器件插具102的连接线布置在布置有接线柱组106-1和106-2的一面,应理解,本公开并不必限制插排104-1和104-2与元器件插具102的连接线所不知的表面,即,只要在插排104-1和104-2与接线柱组106-1和106-2的连接关系中,插排104-1和104-2与接线柱组106-1和106-2的布线布置在不同的表面即可,以避免引线电压拉弧。
显然,本实用新型的上述实施例仅仅是为清楚地说明本实用新型所作的举例,而并非是对本实用新型的实施方式的限定,对于所属领域的普通技术人员来说,在上述说明的基础上还可以做出其它不同形式的变化或变动,这里无法对所有的实施方式予以穷举,凡是属于本实用新型的技术方案所引伸出的显而易见的变化或变动仍处于本实用新型的保护范围之列。

Claims (7)

1.一种偏置电压施加装置,其特征在于,包括印刷电路板,所述印刷电路板上布置有:
N个元器件插具,所述元器件插具包括M个插脚,用于将待测元器件与所述印刷电路板电连接;
多个接线柱组,每个所述接线柱组中包括多个接线柱,用于引入外接的偏置电压;以及
N×M个插排,用以与所述元器件插具电连接,并且每个所述插排包括多个插脚,所述每个插排中的插脚数量至少比所述每个接线柱组中接线柱的数量多一个;
其中,N、M均为整数,且N≥1、M≥4。
2.如权利要求1所述的偏置电压施加装置,其特征在于,所述元器件插具中的每个插脚对应连接一个插排,所述插排为两排且分列在所述元器件插具的两侧,并且所述接线柱组包括第一接线柱组和第二接线柱组,
其中,所述第一接线柱组中的每个接线柱与其靠近的所述插排中的插脚对应连接,所述第二接线柱组中的每个接线柱与其靠近的所述插排中的插脚对应连接。
3.如权利要求1和2中任意一项所述的偏置电压施加装置,其特征在于,所述偏置电压施加装置还包括跳线帽,用于将所述插排中所述元器件插具对应连接的插脚与所述插排中引入所需偏置电压的接线柱对应连接的插脚短接。
4.如权利要求1所述的偏置电压施加装置,其特征在于,
所述元器件插具为TO-39型封装的元器件插具;
所述插排的数量为4×N个;
所述元器件插具中的每个插脚对应连接一个插排,所述插排为两排且分列在所述元器件插具的两侧,并且所述接线柱组包括第一接线柱组和第二接线柱组,
其中,所述第一接线柱组中的每个接线柱与其靠近的所述插排中的插脚对应连接,所述第二接线柱组中的每个接线柱与其靠近的所述插排中的插脚对应连接。
5.如权利要求4所述的偏置电压施加装置,其特征在于,所述插排中的每个包括:第一端子、第二端子、第三端子和第四端子,且所述接线柱组中的每个包括:第一接线柱、第二接线柱、第三接线柱,
其中,
所述第一接线柱与所述第一端子电连接
所述元器件插具的每个插脚对应连接一个插排中的所述第二端子,
所述第二接线柱与所述第三端子电连接,以及
所述第三接线柱与所述第四端子电连接。
6.如权利要求5所述的偏置电压施加装置,其特征在于,所述偏置电压施加装置还包括跳线帽,用于将所述插排中与所述元器件插具电连接的插脚与所述插排中与所需偏置电压对应的接线柱连接的插脚短接。
7.如权利要求1和4中的任意一项所述的偏置电压施加装置,其特征在于,在所述印刷电路板中,在所述接线柱与所述插排的布线中,所述插排的引出线布置在所述印刷电路板的第一面,所述接线柱的所述引出线布置在所述印刷电路板的第二面。
CN201721627379.4U 2017-11-23 2017-11-23 一种偏置电压施加装置 Active CN207488439U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201721627379.4U CN207488439U (zh) 2017-11-23 2017-11-23 一种偏置电压施加装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201721627379.4U CN207488439U (zh) 2017-11-23 2017-11-23 一种偏置电压施加装置

Publications (1)

Publication Number Publication Date
CN207488439U true CN207488439U (zh) 2018-06-12

Family

ID=62473036

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201721627379.4U Active CN207488439U (zh) 2017-11-23 2017-11-23 一种偏置电压施加装置

Country Status (1)

Country Link
CN (1) CN207488439U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112098708A (zh) * 2020-11-23 2020-12-18 成都市易冲半导体有限公司 用于次级边pd控制器的线电压信息检测电路及检测方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112098708A (zh) * 2020-11-23 2020-12-18 成都市易冲半导体有限公司 用于次级边pd控制器的线电压信息检测电路及检测方法
CN112098708B (zh) * 2020-11-23 2021-02-02 成都市易冲半导体有限公司 用于次级边pd控制器的线电压信息检测电路及检测方法

Similar Documents

Publication Publication Date Title
US11229109B2 (en) Three dimensional integrated circuit electrostatic discharge protection and prevention test interface
US9853446B2 (en) Integrated circuit (IC) package comprising electrostatic discharge (ESD) protection
CN106249009A (zh) 具有反馈测试功能的探针模块
CN101231322A (zh) 集成电路开路/短路的测试连接方法及装置
US9869697B2 (en) Wiring substrate with filled vias to accommodate custom terminals
CN207488439U (zh) 一种偏置电压施加装置
CN104144557B (zh) 电子设备的基板及包括该基板的电子设备
CN103293457B (zh) 用于老化测试设备的测试板
CN202994857U (zh) 能够用低压测试通道测量高压芯片的探针卡
CN106872761A (zh) 电量测量方法及其校准系数的测量电路、方法、终端设备
US10566596B2 (en) Battery unit and wiring unit for a battery unit
CN107567656A (zh) 包括管芯到线缆连接器的管芯封装以及被配置成耦合至管芯封装的线缆到管芯连接器
CN105209924B (zh) 基板检测方法及基板检测用夹具
Shinde et al. ESD to the display inducing currents measured using a substitution PC board
KR101077434B1 (ko) 기판의 테스트방법
CN203191512U (zh) 应用于有机薄膜场效应晶体管测试的装置
Khouri et al. Design and automation of electrical cable harnesses testing system
US11272616B2 (en) Connecting circuit boards
CN114019195A (zh) 芯片抗静电性能测试板
CN210427726U (zh) 一种基于ate测试机的芯片测试板
CN206147051U (zh) 一种适用于多器件辐照评估试验的测试板
CN103926433A (zh) 探针卡
CN220855093U (zh) 一种通用老化板
CN214503692U (zh) 一种场效应管测试用适配器
CN207557361U (zh) 一种用于抗静电损伤测试的电路测试板

Legal Events

Date Code Title Description
GR01 Patent grant