CN207398121U - 半导体封装结构 - Google Patents

Abstract

公开了一种半导体封装结构，其包括：底板，包括芯片基岛；多个管脚，分别与所述芯片基岛键合；以及封装体，覆盖所述芯片基岛，其中，所述多个管脚包括自一侧依次排列的第一管脚以及第二管脚至第N管脚，N为大于2的整数，所述第一管脚与所述第二管脚之间的距离大于所述第二管脚至所述第N管脚中相邻管脚之间的距离。根据本实用新型的半导体封装结构，通过增加管脚间距，且使若干个管脚依次错位排列，显著提高功率端或高压端与相邻管脚间的爬电电压，解决功率器件因爬电问题导致的失效。

Description

半导体封装结构

技术领域

本实用新型涉及半导体封装领域，更具体地涉及一种半导体封装结构。

背景技术

近年来，随着功率电子领域需求的提高，能实现转换和控制电能流动的半导体功率器件正被广泛地研究和开发，尤其是需要实现功率开关的器件，例如能够控制大功率和实现高性能的功率金属-氧化物半导体场效应晶体管(Metal-Oxide-SemiconductorField-Effect Transistor，MOSFET)、功率双极性晶体管(Bipolar Junction Transistor，BJT)、绝缘栅双极性晶体管(Insulated Gate Bipolar Transistor，IGBT)等。

半导体功率器件要进行变频、变压、变流、功率管理等各种功率处理任务，需要具有处理高电压、大电流能力。

在电气领域中，两相邻导体或一个导体与相邻电机壳表面的沿绝缘表面测量的最短距离，在不同的使用情况下，由于导体周围的绝缘材料被电极化，导致绝缘材料呈现带电现象，此带电区的半径即为爬电距离。

现有技术中的半导体功率器件封装，各管脚间距相等，即使采用前后脚错位布置，也仅仅是提高了印刷电路板(Printed Circuit Board，PCB)焊盘的爬电距离，未能解决器件本身管脚间爬电距离不够的情况，使产品存在可靠性问题。

实用新型内容

有鉴于此，本实用新型的目的在于提供一种半导体封装结构，以增加封装结构的管脚间的爬电距离。

根据本实用新型提供的一种半导体封装结构，包括：底板，包括芯片基岛；多个管脚，分别与所述芯片基岛键合；以及封装体，覆盖所述芯片基岛，其中，所述多个管脚包括自一侧依次排列的第一管脚以及第二管脚至第N管脚，N为大于2的整数，所述第一管脚与所述第二管脚之间的距离大于所述第二管脚至所述第N管脚中相邻管脚之间的距离。

优选地，所述第一管脚为所述半导体封装结构的功率端管脚或高压端管脚。

优选地，所述第二管脚至所述第N管脚中相邻管脚之间的距离相同。

优选地，所述第一管脚与所述第二管脚之间的距离为所述第二管脚至所述第N管脚中相邻管脚之间的距离的两倍。

优选地，所述多个管脚依次错位排列。

优选地，所述多个管脚中的第奇数管脚位于第一平面，第偶数管脚位于与所述第一平面高度不同的第二平面。

优选地，所述多个管脚中的每个包括：键合区，与所述芯片基岛键合。

优选地，所述封装体还覆盖所述多个管脚的键合区。

优选地，所述多个管脚中的每个还包括：暴露区，暴露于所述封装体外。

优选地，所述多个管脚的暴露区的端部平齐。

优选地，所述底板上还包括安装孔，所述安装孔暴露于所述封装体外。

根据本实用新型的半导体封装结构，通过增加管脚间距，且使若干个管脚依次错位排列，显著提高功率端或高压端与相邻管脚间的爬电电压，解决功率器件因爬电问题导致的失效。

附图说明

通过以下参照附图对本实用新型实施例的描述，本实用新型的上述以及其他目的、特征和优点将更为清楚。

图1示出根据本实用新型第一实施例的半导体封装结构的立体图；

图2示出根据本实用新型第一实施例的半导体封装结构的正视图；

图3示出根据本实用新型第二实施例的半导体封装结构的正视图。

具体实施方式

以下将参照附图更详细地描述本实用新型。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，在图中可能未示出某些公知的部分。

在下文中描述了本实用新型的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本实用新型。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本实用新型。

应当理解，在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。

图1和图2分别示出根据本实用新型第一实施例的半导体封装结构的立体图和正视图，该半导体封装结构100，包括底板110、多个管脚120以及封装体130。其中在图2的正视图中，将封装体130的部分剖开示出。

底板110用于作为基底承载待封装的芯片，可以是规则的板状，此外底板110也通常兼做热沉，其材料可选用导热性较好的金属材料，例如是铜，以提高封装结构的散热性能。当然必要时，也可以在其上增加绝缘层。底板110上可以包括芯片基岛111。

封装体130的材料可以是树脂、陶瓷等，例如是环氧树脂形成，封装体130位于底板110的至少部分上，将芯片基岛111覆盖。

在本实施例中，底板110上还包括安装孔112，底板110为大致矩形板，封装体130覆盖在底板110的部分表面，将芯片基岛111全部覆盖，而安装孔112暴露于封装体130外，安装孔112用于整个半导体封装结构100的安装。

多个管脚120分别与芯片基岛111键合。其中，上述的多个管脚120可以包括自一侧依次排列的第一管脚120a以及第二管脚120b至第N管脚，N为大于2的整数。在本申请中，术语“第N管脚”指在上述多个管脚120的排列顺序中，与第一管脚120a相对的另一侧的管脚。例如在本实施例中，多个管脚120的数量可以是六个，包括自右侧向左侧依次排列的第一管脚120a、第二管脚120b、第三管脚120c、第四管脚120d、第五管脚120e以及第六管脚120f，其中第六管脚120f即上述的第N管脚。

与现有技术不同的是，在本实用新型中，第一管脚120a与第二管脚120b之间的距离大于第二管脚120b至第六管脚120f中相邻管脚之间的距离。在本实用新型中，相邻管脚之间的间距指其中一个管脚的其中一侧至另一个管脚的对应一侧的垂直距离，例如是相邻管脚中其中一个管脚的左侧到另一管脚的左侧的垂直距离。其中，第一管脚120a可以为半导体封装结构100的功率端管脚或高压端管脚，通过增加第一管脚120a与其他管脚之间的间距，提高功率端管脚或高压端管脚与相邻管脚间的爬电距离，当半导体封装结构100为半导体功率器件时，解决了功率器件因爬电问题导致的失效。

进一步地，在上述多个管脚120中，第一管脚120a与第二管脚120b之间的距离例如为D1，第二管脚120b至第六管脚120f中每相邻管脚之间的距离可以相同，例如均为D2。优选地，本实施例中第一管脚120a与第二管脚120b之间的距离D1为第二管脚120b至第六管脚120f中相邻管脚之间的距离D2的两倍。

再进一步，多个管脚120可以依次错位排列，本实用新型中，多个管脚120依次错位排列指每相邻的管脚的端部位于不同平面，其中多个管脚120可以前后依次排列，例如在本实施例中第一管脚120a、第三管脚120c、第五管脚120e位于第一平面，第二管脚120b、第四管脚120d、第六管脚120f位于与第一平面不同高度的第二平面。以上仅为多个管脚120错位排列的一种示例，在其他实施例中，多个管脚120可以按照分别位于更多不同高度的平面进行布置，例如是第一管脚120a、第四管脚120d位于第一平面，第二管脚120b、第五管脚120e位于第二平面，第三管脚120c、第六管脚120f位于第三平面，第一平面、第二平面以及第三平面位于不同高度。

上述多个管脚120中的每个可以包括键合区121，键合区121可以与芯片基岛111键合，进一步具体地，芯片基岛111上可以设置功率芯片，多个管脚120的键合区121可以通过多个并联的键合导线与功率芯片进行键合。封装体130除覆盖底板110上的芯片基岛111外，还覆盖多个管脚120的键合区121，从而使封装体130与底板110共同对芯片基岛111以及多个管脚120的键合区121进行保护，保证多个管脚120的键合区121与芯片基岛111之间键合的稳定性。

此外，上述多个管脚中的每个还可以包括暴露区122，暴露区122可以呈长条状延伸，并且暴露于上述封装体130外，用于与其他器件或电路进行连接，实现半导体封装结构100的实际电气应用。优选地，上述多个管脚120的暴露区122的端部平齐。本实施例中，多个管脚120的暴露区122的端部平齐指多个管脚120暴露区的端部延伸至距离封装体130同一表面相同的距离处。

可以理解的是，上述多个管脚120的数量可以不限于包括六个，根据实际需要也可以是其他数量。此外，多个管脚的排列顺序也可以不限于第一实施例的排列方式。例如在图3示出的替代的第二实施例的半导体封装结构200的正视图中，同样包括底板210、多个管脚220以及封装体230，底板210上可以包括芯片基岛，多个管脚220分别与该芯片基岛键合。多个管脚220的数量仍然可以是六个，然而与第一实施例不同的是，本实施例的多个管脚220包括自左侧向右侧依次排列的第一管脚220a、第二管脚220b、第三管脚220c、第四管脚220d、第五管脚220e以及第六管脚20f，其中第六管脚220f即上述的第N管脚。其中，第一管脚220a与第二管脚220b之间的距离大于第二管脚220b至第六管脚220f中相邻管脚之间的距离。进一步地，在上述多个管脚220中，第一管脚220a与第二管脚220b之间的距离例如为D3，第二管脚220b至第六管脚220f中每相邻管脚之间的距离可以相同，例如均为D4。本实施例中第一管脚220a与第二管脚220b之间的距离D3为第二管脚220b至第六管脚220f中相邻管脚之间的距离D4的两倍。再进一步地，第一管脚220a可以为半导体封装结构200的功率端管脚或高压端管脚，通过增加第一管脚220a与其他管脚之间的间距，提高功率端管脚或高压端管脚与相邻管脚间的爬电距离，当半导体封装结构200为半导体功率器件时，解决了功率器件因爬电问题导致的失效。

应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

依照本实用新型的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该实用新型仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本实用新型的原理和实际应用，从而使所属技术领域技术人员能很好地利用本实用新型以及在本实用新型基础上的修改使用。本实用新型仅受权利要求书及其全部范围和等效物的限制。

Claims (11)

1.一种半导体封装结构，其特征在于，包括：

底板，包括芯片基岛；

多个管脚，分别与所述芯片基岛键合；以及

封装体，覆盖所述芯片基岛，

其中，所述多个管脚包括自一侧依次排列的第一管脚以及第二管脚至第N管脚，N为大于2的整数，所述第一管脚与所述第二管脚之间的距离大于所述第二管脚至所述第N管脚中相邻管脚之间的距离。

2.根据权利要求1所述的半导体封装结构，其特征在于，所述第一管脚为所述半导体封装结构的功率端管脚或高压端管脚。

3.根据权利要求1所述的半导体封装结构，其特征在于，所述第二管脚至所述第N管脚中相邻管脚之间的距离相同。

4.根据权利要求3所述的半导体封装结构，其特征在于，所述第一管脚与所述第二管脚之间的距离为所述第二管脚至所述第N管脚中相邻管脚之间的距离的两倍。

5.根据权利要求1所述的半导体封装结构，其特征在于，所述多个管脚依次错位排列。

6.根据权利要求5所述的半导体封装结构，其特征在于，所述多个管脚中的第奇数管脚位于第一平面，第偶数管脚位于与所述第一平面高度不同的第二平面。

7.根据权利要求1所述的半导体封装结构，其特征在于，所述多个管脚中的每个包括：

键合区，与所述芯片基岛键合。

8.根据权利要求7所述的半导体封装结构，其特征在于，所述封装体还覆盖所述多个管脚的键合区。

9.根据权利要求7所述的半导体封装结构，其特征在于，所述多个管脚中的每个还包括：

暴露区，暴露于所述封装体外。

10.根据权利要求9所述的半导体封装结构，其特征在于，所述多个管脚的暴露区的端部平齐。

11.根据权利要求1所述的半导体封装结构，其特征在于，所述底板上还包括安装孔，所述安装孔暴露于所述封装体外。