CN207367966U - 芯片及晶圆 - Google Patents
芯片及晶圆 Download PDFInfo
- Publication number
- CN207367966U CN207367966U CN201720686106.0U CN201720686106U CN207367966U CN 207367966 U CN207367966 U CN 207367966U CN 201720686106 U CN201720686106 U CN 201720686106U CN 207367966 U CN207367966 U CN 207367966U
- Authority
- CN
- China
- Prior art keywords
- chip
- cutting
- deflection measurement
- measurement structure
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
一种芯片及晶圆,该芯片包括:集成电路区;位于所述集成电路区外围的切割偏斜测量结构,所述切割偏斜测量结构设有:沿着所述芯片的边缘依次设置的若干标尺部,在所述若干标尺部的排列方向上,所述若干标尺部背向所述集成电路区的末端越来越远离所述集成电路区;用于表征偏移量并沿着所述边缘依次设置的若干标记,所述若干标记与所述若干标尺部一一对应。利用本实用新型的技术方案能够判断芯片切割过程中是否存在切割偏移、切割倾斜,以及测量切割刀的偏移量、切割刀的倾斜量。
Description
技术领域
本实用新型涉及半导体技术领域,尤其涉及一种芯片及晶圆。
背景技术
如图1所示,晶圆在历经了复杂的制造工艺形成集成电路之后,需要沿着晶圆上呈格子状排布的若干切割道1,将晶圆切割成若干个大体呈矩形的芯片2。
现有其中一种芯片切割方法为机械刀切割,其利用机械刀直接作用在切割道1的预设切割区3上,以实现芯片2的分离。进行芯片切割时,要求机械刀仅作用在预设切割区3上,因为一旦机械刀偏斜至预设切割区3两侧的安全区4,切割应力很容易传递至芯片2内的集成电路(未图示),造成芯片2上的集成电路功能失效。
机械刀偏斜包括机械刀偏移、机械刀倾斜两种情形。所谓机械刀偏移是指机械刀大致沿着直线L1切割,但沿着垂直于直线L1的方向过于偏向切割道1其中一侧的芯片2,所谓机械刀倾斜是指机械刀大致沿着斜线L2切割。
随着芯片尺寸的变小,芯片与芯片之间的切割道尺寸也逐步缩小,这给芯片的切割工艺带来了严峻的挑战,机械刀偏斜的概率也随之增加,然而,现有芯片切割存在的不足包括:一方面,不易判断切割过程中是否存在机械刀偏斜;另一方面,无法获得机械刀的偏斜量,因而无法根据该偏斜量针对性地对芯片的切割工艺进行调整。
实用新型内容
本实用新型要解决的问题为:不易判断芯片切割过程中是否存在机械刀切偏,更无法获得机械刀的偏移量,因而无法根据该偏移量针对性地对芯片的切割工艺进行调整。
本实用新型要解决的另一问题为:不易判断芯片切割过程中是否存在机械刀切斜,更无法获得机械刀的倾斜量,因而无法根据该倾斜量针对性地对芯片的切割工艺进行调整。
为了解决上述问题,本实用新型的一个实施例提供了一种芯片,其包括:集成电路区;位于所述集成电路区外围的切割偏斜测量结构,所述切割偏斜测量结构设有:沿着所述芯片的边缘依次设置的若干标尺部,在所述若干标尺部的排列方向上,所述若干标尺部背向所述集成电路区的末端越来越远离所述集成电路区;用于表征偏移量并沿着所述边缘依次设置的若干标记,所述若干标记与所述若干标尺部一一对应。
可选地,所述切割偏斜测量结构的数量至少为两个;
两个所述切割偏斜测量结构分布在所述芯片相邻的两条边上;或者,两个所述切割偏斜测量结构分布在所述芯片背对的两条边上。
可选地,分布在所述芯片相邻两条边上的两个所述切割偏斜测量结构关于所述芯片的一对角线对称设置;
分布在所述芯片背对的两条边上的两个所述切割偏斜测量结构关于所述芯片另外两条边的中点连线对称设置。
可选地,所述若干标尺部为若干沿着所述排列方向间隔设置,并自所述集成电路区向所述边缘突出的凸块;
在所述排列方向上,所述若干凸块背向所述边缘的末端越来越远离所述集成电路区。
可选地,所述标记设置在所述凸块上。
可选地,所述标记为数字。
可选地,还包括至少覆盖在所述标尺部和所述标记上的透明绝缘部。
可选地,还包括:围绕所述集成电路区的密封环区,以及位于所述密封环区的密封环,所述切割偏斜测量结构位于所述密封环的外围。
可选地,所述密封环包括第一单元环和围绕所述第一单元环的第二单元环。
可选地,所述密封环包括若干层金属层。
可选地,所述标尺部与最顶层的所述金属层位于同一层,并一体成型。
另外,本实用新型还提供了一种晶圆,其包括:至少两个相邻设置并被切割道隔开的上述任一所述的芯片,相邻两个所述芯片面向彼此的边缘均设有所述切割偏斜测量结构,且在所述排列方向上,一个所述芯片上的所述若干标尺部与另一所述芯片上相对的所述若干标尺部之间的间隔越来越小。
可选地,相邻两个所述芯片面向彼此的边缘上的所述切割偏斜测量结构关于之间的切割道对称设置。
可选地,相邻两个所述芯片上的所述切割偏斜测量结构之间的最小间距为机械刀的宽度。
可选地,包括排列成矩形阵列的若干芯片;
包括所述切割偏斜测量结构的芯片至少分布在所述矩形阵列的最首行和最末行,且最首行和最末行的芯片中位于同一列的芯片上的所述切割偏斜测量结构关于所述矩形阵列的中心线对称设置;和/或,
包括所述切割偏斜测量结构的芯片至少分布在所述矩形阵列的最首列和最末列,且最首列和最末列的芯片中位于同一行的芯片上的所述切割偏斜测量结构关于所述矩形阵列的中心线对称设置。
可选地,排列成所述矩形阵列的若干芯片所在区域大小为曝光场的大小。
在本实用新型技术方案所提供晶圆中,沿着一切割道进行芯片切割之后,检测该切割道两侧芯片上切割偏斜测量结构的标尺部是否出现刀痕。若仅该切割道一侧的芯片上的标尺部存在刀痕,则可以判断出发生了切割偏移,且偏移方向为自标尺部未出现刀痕的芯片指向出现标尺部刀痕的芯片,且标尺部出现刀痕的芯片中,最靠近未出现刀痕的标尺部的存在刀痕的标尺部所对应的标记即为偏移量。根据该偏移量可以针对性地对芯片的切割工艺进行调整,确保后续待切割芯片不会因切割偏移导致芯片上的集成电路功能失效。
进一步地,若分布在该切割道两侧的切割起始端所对应芯片、切割终止端所对应芯片中的标尺部均存在刀痕,则可以判断出发生了切割倾斜,且倾斜量根据下述方式获得:切割终止端所对应芯片中最靠近未出现刀痕的标尺部的存在刀痕的标尺部所对应标记所指偏移量,与切割起点至最靠近未出现刀痕的标尺部的存在刀痕的标尺部所对应标记之间的垂直距离之比。根据该倾斜量可以针对性地对芯片的切割工艺进行调整,确保后续待切割芯片不会因切割倾斜导致芯片上的集成电路功能失效。
通过以下参照附图对本实用新型的示例性实施例的详细描述,本实用新型的其它特征、方面及其优点将会变得清楚。
附图说明
附图构成本说明书的一部分,其描述了本实用新型的示例性实施例,并且连同说明书一起用于解释本实用新型的原理,在附图中:
图1是现有一种晶圆的局部平面示意图;
图2是本实用新型的第一实施例中第一种芯片的平面示意图;
图3是本实用新型的第一实施例中晶圆上相邻两个第一种芯片的局部平面示意图;
图4是图2沿A-A方向的局部剖面示意图;
图5是实用新型的第一实施例中第二种芯片的平面示意图;
图6是本实用新型的第一实施例中晶圆上排布成矩形阵列的若干芯片的平面示意图;
图7是本实用新型的第一实施例中芯片切割过程中发生切割偏移的平面示意图;
图8是本实用新型的第一实施例中芯片切割过程中发生切割偏斜的平面示意图;
图9是本实用新型的第二实施例中芯片的平面示意图;
图10是本实用新型的第三实施例中晶圆上排布成矩形阵列的若干芯片的平面示意图。
具体实施方式
如前所述,现有技术不易判断芯片切割过程中是否存在机械刀切偏,更无法获得机械刀的偏移量,因而无法根据该偏移量针对性地对芯片的切割工艺进行调整。
另外,现有技术也不易判断芯片切割过程中是否存在机械刀切斜,更无法获得机械刀的倾斜量,因而无法根据该倾斜量针对性地对芯片的切割工艺进行调整。
为了解决上述问题,本实用新型提供了一种改进的芯片,该芯片中设置有切割偏斜测量结构,从而能够判断芯片切割过程中是否存在切割偏移、切割倾斜,以及测量切割刀的偏移量、切割刀的倾斜量。
现在将参照附图来详细描述本实用新型的各种示例性实施例。应理解,除非另外具体说明,否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不应被理解为对本实用新型范围的限制。
此外,应当理解,为了便于描述,附图中所示出的各个部件的尺寸并不必然按照实际的比例关系绘制,例如某些层的厚度或宽度可以相对于其他层有所夸大。
以下对示例性实施例的描述仅仅是说明性的,在任何意义上都不作为对本实用新型及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和装置可能不作详细讨论,但在适用这些技术、方法和装置情况下,这些技术、方法和装置应当被视为本说明书的一部分。
应注意,相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义或说明,则在随后的附图的说明中将不需要对其进行进一步讨论。
第一实施例
(一)第一种芯片
如图2所示,本实施例提供了一种芯片1a,芯片1a包括集成电路区10a和切割偏斜测量结构11a,集成电路区10a用于形成集成电路(未图示),切割偏斜测量结构11a位于集成电路区10a的外围,即,切割偏斜测量结构11a比集成电路区10a更靠近芯片1a的边缘。
如图3所示,在本实施例中,切割偏斜测量结构11a用于:在切割刀沿着晶圆上切割道2的预设切割区20(图中用虚线示意)进行切割以形成芯片1a时,判断芯片切割过程中是否存在切割偏移、切割倾斜,以及测量切割刀的偏移量、切割刀的倾斜量,进而根据该偏移量、倾斜量针对性地对芯片的切割工艺进行调整,确保后续待切割芯片不会因切割偏移、切割倾斜导致芯片上的集成电路功能失效。
所述偏移量是指:沿着晶圆的切割道2进行切割以形成芯片1a时,切割刀在垂直于预设切割方向(图中实线箭头示意)的方向上偏离预设切割区20的量P。
在本实施例中,所述倾斜量是指:沿着晶圆的切割道2进行切割以形成芯片1a时,切割刀的实际切割方向(图中虚线箭头示意)偏离预设切割方向的角度θ的正切值。
关于如何利用切割偏斜测量结构11a来判断芯片切割过程中是否存在切割偏移、切割倾斜,以及测量切割刀的偏移量、切割刀的倾斜量,将在本实施例后面的第(四)部分和第(五)部分详细说明。
继续参考图2,在本实施例中,芯片1a中切割偏斜测量结构11a的数量为两个,两个切割偏斜测量结构11a分布在芯片1a背对的两条边(图中显示为纵向边)上,且分布在芯片1a背对的两条边上的两个切割偏斜测量结构11a关于芯片1a另外两条边(图中显示为横向边)的中点连线L1对称设置。
在本实施例中,两个切割偏斜测量结构11a的结构相同,故下面以右侧的偏移测量结构11a为例来介绍本实施例切割偏斜测量结构11a的结构。
切割偏斜测量结构11a包括沿着芯片1a的边缘依次间隔设置的若干(图中以十五个为例)标尺部110a,在所有标尺部110a的排列方向X上,若干标尺部110a背向集成电路区10a的末端(图中显示为右端)越来越远离集成电路区10a,即,在排列方向X上,若干标尺部110a越来越突出,若在标尺部110a背向集成电路区11a的一侧(图中对应右侧)定义一与排列方向X平行且垂直于芯片1a的平面,则在排列方向X上位于其中一端(图中对应为下端)的标尺部110a距离该平面最远,在排列方向X上位于另一端(图中对应为上端)的标尺部110a距离该平面最近。
切割偏斜测量结构11a还包括用于表征偏移量并沿着芯片1a的边缘依次设置的若干(图中以十五个为例)标记111a,所有标记111a与所有标尺部110a一一对应,即一个标记111a与一个标尺部110a配对。例如,标尺部110a、标记111a的数量为十五个时,两者组成十五对,每对包括一个标记111a与一个标尺部110a。根据在前叙述的所述偏移量的解释可知,所述偏移量P即为标尺部110a的末端与预设切割区20之间的距离。
进行芯片切割之后,检测标尺部110a是否存在刀痕,若所有标尺部110a均不存在刀痕,则表示未发生切割偏移和切割倾斜。若标尺部110a存在刀痕,则通过读取存在刀痕的标尺部110a所对应的标记111a,即可用于获得偏移量和倾斜量。
在本实施例中,标记111a为数字,所述数字直接代表所述偏移量。例如,数字0表示偏移量为零,数字1表示偏移量为1um,依此类推。
需说明的是,在本实用新型的技术方案中,标记111a的形式并不应局限于所给实施例,只要所有标记111a能够被识别并能相互区分开来即可。在本实施例的变换例中,所有标记111a可以设置为不同形状的图案,各个形状的图案表征不同的偏移量,例如,三角形图案表征第一偏移量,圆形图案表征第二偏移量等。
进一步地,在本实施例中,切割偏斜测量结构11a中的所有标尺部110a为若干沿着排列方向X间隔设置,并自集成电路区10a向芯片1a的边缘突出的凸块。在标尺部110a的排列方向X上,若干所有所述凸块背向集成电路区10a的末端(图中显示为右侧切割偏斜测量结构11a的右端)越来越远离集成电路区10a,即,若在标尺部110a背向集成电路区11a的一侧(图中对应右侧)定义一与排列方向X平行且垂直于芯片1a的平面,则在排列方向X上位于其中一端(图中对应为下端)的所述凸块距离该平面最远,在排列方向X上位于另一端(图中对应为上端)的所述凸块距离该平面最近。
更进一步地,在本实施例中,构成标尺部110a的所述凸块设置为梯形。但需说明的是,在本实用新型的技术方案中,所述凸块的形状并不受此限制,其可以设置为长方形、三角形、半圆形等任意形状。
在本实施例中,部分标记111a设置在构成标尺部110a的所述凸块上,部分标记111a设置在构成标尺部110a的所述凸块的附近。在本实施例的变换例中,标记111a也可以都不设置在所述凸块上,而是设置在所述凸块靠近集成电路区10a的一侧。
在本实施例中,芯片1a还包括围绕集成电路区10a的密封环区12a,以及位于密封环区12a的密封环120a,切割偏斜测量结构11a位于密封环120a的外围。
一方面,密封环120a可以阻挡芯片切割时从切割道传递至集成电路区10a应力,即,防止应力由外围传递至内侧的集成电路区10a的集成电路,进而避免集成电路出现应力破裂。另一方面,密封环120a可以阻挡水气渗透或例如含酸物、含碱物或污染源的扩散的化学损害。
进一步地,在本实施例中,密封环120a为双重密封环,以获得更佳地上述阻挡性能。该双重密封环包括第一单元环121a和围绕第一单元环121a的第二单元环122a,第二单元环122a与第一单元环121a间隔设置。
图4是图2沿A-A方向的局部剖面图,如图4所示,第一单元环121a与第二单元环122a的结构类似,下面以第二单元环122a为例介绍密封环120a中各个单元环的结构。
在本实施例中,第二单元环122a包括若干层间隔设置的金属层123a,相邻两层金属层123a之间被介电层(未图示)隔开,并通过该介电层内的金属插塞124a电连接。
第二单元环122a还包括位于所有金属层123a之上的最顶层的金属层125a,最顶层的金属层125a覆盖在钝化层126a上,并填充在钝化层126a的沟槽(未标识)内,且与钝化层126a下方的最上方的金属层123a接触。最顶层的金属层125a以及钝化层126a被透明绝缘层127a覆盖,使得自透明绝缘层127a指向最顶层的金属层125a的方向看过去,被覆盖住的最顶层的金属层125a是可见的。
在本实施例中,密封环120a的制造与芯片中集成电路区的集成电路的制造集成在一起,使得在形成该集成电路的同时,可以一并形成密封环120a。这样一来,第一单元环121a、第二单元环122a中的金属层123a、金属插塞124a可以与集成电路中的互连结构同步形成,金属层123a的材质可以为铝或铜,金属插塞124a的材质可以为钨或铜。最顶层的金属层125a为再分布金属层(re-distributed layer,简称RDL),且其材质为铝。钝化层126a可以为氧化硅、氮化硅、氮氧化硅等绝缘材料。透明绝缘层127a可以为氧化硅。
需说明的是,在本实用新型的技术方案中,密封环120a的结构并不应局限于所给实施例,例如,在本实施例的变换例中,密封环120a可以为单环或三上以上的结构。
在本实施例中,标尺部110a与最顶层的金属层125a位于同一层,并一体成型,即,标尺部110a与最顶层的金属层125a通过同一金属层加工而成。这样一来,标尺部110a的制造可以与集成电路区的集成电路的制造、密封环120a的制造集成在一起。当然,若忽略制造工艺的难易程度,位于同一层的材质为金属的标尺部110a、最顶层的金属层125a也可以间隔设置。
另外,密封环120a中的透明绝缘层127a还延伸至标尺部110a和标记(未图示)上方,以在标尺部110a和标记的上方形成透明绝缘部112a。这样一来,沿着自透明绝缘层127a指向最顶层的金属层125a的方向看过去,被覆盖住的所述标记仍是可见的。
除此之外,结合图2和图4所示,透明绝缘层127a还可以覆盖在相邻两个标尺部110a之间的间隔内,还可以包裹标尺部110a的整个末端。需说明的是,在本实施例中,为了更清楚地显示切割偏斜测量结构中标尺部的结构,本实用新型所有实施例的平面示意图(如图2至图3)均未显示覆盖在标尺部上的透明绝缘部。
继续参考图4,需说明的是,在本实用新型的技术方案中,标尺部110a的材质可以任意选择,并不局限于金属。另外,标尺部110a在芯片厚度方向Z上的位置并不应局限于所给实施例,例如,标尺部110a可以不再与最顶层的金属层125a位于同一层,而是设置在芯片的表面,即,标尺部110a是裸露在外的。再例如,标尺部110a还可以设置在芯片的内部(如标尺部110a与最顶层的金属层125a下方的其中一层金属层123a位于同一层),但其上方被透明材料覆盖,这样一来,即使标尺部110a被覆盖也能读取切割偏斜测量结构中的所述标记。
(二)第二种芯片
如图5所示,本实施例还提供了另一种芯片1b,芯片1b与上述第一种芯片之间的区别在于:芯片1b中的两个切割偏斜测量结构11a分布在芯片1b相邻的两条边上,且分布在芯片1b相邻两条边上的两个切割偏斜测量结构11a关于芯片1b的对角线L2对称设置,对角线L2经过前述芯片1b的相邻两条边。
(三)晶圆
如图6所示,本实施例还提供了一种晶圆,其包括若干上述提及的第一种芯片1a、若干上述提及的第二种芯片1b,以及若干不具有上述切割偏斜测量结构的第三种芯片1c,芯片1a、1b、1c之间被横向(即图中水平方向)设置的切割道2以及纵向(即图中竖直方向)设置的切割道2隔开。为了减小图幅,图中仅示意出晶圆中的部分芯片1a、1b、1c,所示出的若干芯片1a、1b、1c排列成矩形阵列J,矩形阵列J具体为6*5阵列(即六行五列阵列)。
进一步地,在本实施例中,排布成矩形阵列J的所有芯片1a、1b、1c在晶圆上的所在区域大小为曝光场的大小,使得该晶圆在进行光刻时,矩形阵列J中的各个芯片1a、1b、1c可以经同一个曝光场曝光。
矩形阵列J中,芯片1a、芯片1b均分布在矩形阵列J的最外围,即,矩形阵列J的最首行、最末行、最首列、最末列均既分布有芯片1a、也分布有芯片1b,芯片1c被最外围的芯片1a、芯片1b包围。
进一步地,在本实施例中,芯片1a、1b的切割偏斜测量结构11a通过下面所说的三种方式对称设置,能够实现沿着矩形阵列J中的任意一个切割道2(包括横向切割道和纵向切割道)进行切割时,均能测量出切割刀的偏移量和倾斜量,具体测量方法将在本实施例下面的第(四)部分和第(五)部分详细说明。
首先,任意相邻两个芯片面向彼此的边缘上的切割偏斜测量结构11a关于之间的切割道2对称设置,使得在排列方向X上,一个芯片上的若干标尺部与另一所述芯片上相对的若干标尺部之间的间隔越来越小。该对称设置包括下述两种情形:
第一种情形:一芯片1a与另一芯片1a相邻设置。
当一芯片1a与另一芯片1a横向相邻时,以矩形阵列J中第一行第二列的芯片1a与第一行第三列的芯片1a为例,第一行第二列的芯片1a面向第一行第三列芯片1a的切割偏斜测量结构11a(即右侧的切割偏斜测量结构11a),与第一行第三列芯片1a面向第一行第二列的芯片1a的切割偏斜测量结构11a(即左侧的切割偏斜测量结构11a)关于两者之间纵向设置的切割道2对称设置,使得在排列方向X上,第一行第二列芯片1a面向第一行第三列芯片1a的十五个标尺部110a与第一行第三列芯片1a面向第一行第二列芯片1a的十五个标尺部110a之间的间隔越来越小,即,第一行第二列芯片1a右侧的十五个标尺部110a与第一行第三列芯片1a左侧的十五个标尺部110a一一配对,配对的两个标尺部110a在横向上面向彼此间隔设置,定义第一对(自下至上依次排序)标尺部110a之间的间隔为第一间隔,第二对(自下至上依次排序)标尺部110a之间的间隔为第二间隔,……,第十五对(自下至上依次排序)标尺部110a之间的间隔为第十五间隔,则第一、二、……、十五间隔逐渐减小。
当一芯片1a与另一芯片1a纵向相邻时,以矩形阵列J中第二行第一列的芯片1a与第三行第一列的芯片1a为例,第二行第一列的芯片1a面向第三行第一列芯片1a的切割偏斜测量结构11a(即下侧的切割偏斜测量结构11a),与第三行第一列芯片1a面向第二行第一列的芯片1a的切割偏斜测量结构11a(即上侧的切割偏斜测量结构11a)关于两者之间横向设置的切割道2对称设置。
第二种情形:一芯片1b与另一芯片1a相邻设置。
当一芯片1b与另一芯片1a横向相邻时,以矩形阵列J中第一行第一列的芯片1b与第一行第二列的芯片1a为例,第一行第一列的芯片1b面向第一行第二列芯片1a的切割偏斜测量结构11a(即右侧的切割偏斜测量结构11a),与第一行第二列芯片1a面向第一行第一列的芯片1b的切割偏斜测量结构11a(即左侧的切割偏斜测量结构11a)关于两者之间纵向设置的切割道2对称设置。
当一芯片1b与另一芯片1a纵向相邻时,以矩形阵列J中第一行第一列的芯片1b与第二行第一列的芯片1a为例,第一行第一列的芯片1b面向第二行第一列芯片1a的切割偏斜测量结构11a(即下侧的切割偏斜测量结构11a),与第二行第一列芯片1a面向第一行第一列的芯片1b的切割偏斜测量结构11a(即上侧的切割偏斜测量结构11a)关于两者之间横向设置的切割道2对称设置。
其次,在本实施例中,最首行和最末行的芯片1a、1b中位于同一列的芯片上的切割偏斜测量结构11a关于矩形阵列J的中心线L3对称设置。即,矩形阵列J中,第一行第一列芯片1b的切割偏斜测量结构11a与第六行第一列芯片1b的切割偏斜测量结构11a关于中心线L3对称设置,第一行第二列芯片1a的切割偏斜测量结构11a与第六行第二列芯片1a的切割偏斜测量结构11a关于中心线L3对称设置,依此类推。
再者,在本实施例中,最首列和最末列的芯片1a、1b中位于同一行的芯片上的切割偏斜测量结构11a关于矩形阵列J的中心线L4对称设置。即,矩形阵列J中,第一行第一列芯片1b的切割偏斜测量结构11a与第一行第五列芯片1b的切割偏斜测量结构11a关于中心线L4对称设置,第二行第一列芯片1a的切割偏斜测量结构11a与第二行第五列芯片1a的切割偏斜测量结构11a关于中心线L4对称设置,依此类推。
在本实施例中,任意相邻的芯片1a与芯片1b上的标尺部110a之间的最小间距D为机械刀的宽度,任意相邻两个芯片1a上的标尺部110a之间的最小间距D也为机械刀的宽度。在具体实施例中,最小间距D为40um。对应到图中,第一行第一列芯片1b右侧的偏斜测量结构11a中最上侧的标尺部110a,与第一行第二列芯片1a左侧的偏斜测量结构11a中最上侧的标尺部110a之间的间距即为最小间距D;第一行第一列芯片1b下侧的偏斜测量结构11a中最左侧的标尺部110a,与第二行第一列芯片1a上侧的偏斜测量结构11a中最左侧的标尺部110a之间的间距即为最小间距D;第一行第二列芯片1a右侧的偏斜测量结构11a中最上侧的标尺部110a,与第一行第三列芯片1a左侧的偏斜测量结构11a中最上侧的标尺部110a之间的间距即为最小间距D。
(四)偏移量的测量方法
如图6所示,沿着本实施例晶圆的任一切割道2进行切割时,通过检测切割道2两侧的标尺部110a是否有刀痕,均可以测量出偏移量。下面以沿着矩形阵列J中第一行第四列芯片1a与第一行第五列芯片1b之间的切割道2进行切割为例,并结合图7来说明偏移量的测量方法。
如图7所示,图中的虚线框表示切割刀,沿着芯片1a与芯片1b之间的切割道2进行切割之后,检测切割道2两侧的所有标尺部110a是否存在刀痕。经检测发现,切割道2左侧的芯片1a中有若干标尺部110a存在刀痕,而切割道2右侧的芯片1b中所有标尺部110a均不存在刀痕,则表明进行芯片切割时发生了切割偏移,且偏移方向为自芯片1b指向芯片1a的水平方向。
进一步地,芯片1a中自上至下依次排列的所有标尺部110a中,上侧相邻的五个标尺部110a存在刀痕,其余的标尺部110a均不存在刀痕,则存在刀痕的所有标尺部110a中最靠近未出现刀痕的标尺部110a的标尺部110a(即第五个标尺部110a)所对应的标记111a(即数字4)为偏移量。
综上所述可知,在本实施例中,偏移量的测量方法为:沿着一切割道进行芯片切割之后,检测该切割道两侧芯片上切割偏斜测量结构的标尺部是否出现刀痕。若仅该切割道一侧的芯片上的标尺部存在刀痕,则可以判断出发生了切割偏移,且偏移方向为自标尺部未出现刀痕的芯片指向出现标尺部刀痕的芯片,且标尺部出现刀痕的芯片中,最靠近未出现刀痕的标尺部的存在刀痕的标尺部所对应的标记即为偏移量。根据该偏移量可以针对性地对芯片的切割工艺进行调整,确保后续待切割芯片不会因切割偏移导致芯片上的集成电路功能失效。
(五)倾斜量的测量方法
如图6所示,沿着本实施例晶圆的任一切割道2进行切割时,通过检测切割道2两侧的标尺部110a是否有刀痕,均可以测量出切割倾斜量。下面以沿着矩形阵列J中第一行第四列的芯片1a与第一行第五列的芯片1b之间的切割道2进行切割直至将矩形阵列J中的第六行芯片切割完毕为例,并结合图8来说明倾斜量的测量方法。需说明的是,为了减小图幅,图8仅显示最首行和最末行的芯片。
如图8所示,图中的虚线框表示切割刀,沿着芯片1a与芯片1b之间的切割道2进行切割之后,检测切割道2两侧的所有标尺部110a是否存在刀痕。经检测发现,仅第一行第四列芯片1a右侧中最远离集成电路区10a的标尺部110a,第一行第五列芯片1b左侧中最远离集成电路区10a的标尺部110a,第六行第五列芯片1b右侧中的若干标尺部110a存在刀痕,则表明进行芯片切割时发生了倾斜。
进一步地,第六行第五列芯片1b右侧中自上至下依次排列的所有标尺部110a中,下侧相邻的五个标尺部110a存在刀痕,其余的标尺部110a均不存在刀痕,则倾斜量等于:第六行第五列芯片1b中最靠近未出现刀痕的标尺部的存在刀痕的标尺部(即自上至下依次排序的第十一个标尺部110a)所对应标记(即数字4)所指偏移量,与切割起始端所对应芯片至第六行第五列芯片1a中最靠近未出现刀痕的标尺部的存在刀痕的标尺部(即自上至下依次排序的第十一个标尺部110a第五个标尺部110a)之间的垂直纵向距离G之比。
综上所述可知,在本实施例中,倾斜量的测量方法为:沿着一切割道进行芯片切割之后,检测该切割道两侧芯片上切割偏斜测量结构的标尺部是否出现刀痕。若分布在该切割道两侧的切割起始端所对应芯片、切割终止端所对应芯片中的标尺部均存在刀痕,则可以判断出发生了切割倾斜,且倾斜量根据下述方式获得:切割终止端所对应芯片中最靠近未出现刀痕的标尺部的存在刀痕的标尺部所对应标记所指偏移量,与切割起点至最靠近未出现刀痕的标尺部的存在刀痕的标尺部所对应标记之间的垂直距离之比。根据该倾斜量可以针对性地对芯片的切割工艺进行调整,确保后续待切割芯片不会因切割倾斜导致芯片上的集成电路功能失效。
第二实施例
第二实施例与第一实施例及其变换例之间的区别在于:在第二实施例中,如图9所示,切割偏斜测量结构11a中的若干标尺部110a连续设置,使得切割偏斜测量结构中的所有标尺部排布成梯形。在标尺部110a上设置刻度线(未标识)以及位于该刻度线附近的标记111a,当检测到某位置的标尺部110a存在刀痕时,通过读取该位置的刻度线所对应的标记,即可获得偏移量。
第三实施例
第三实施例与第一实施例及其变换例之间的区别在于:在第三实施例中,如图10所示,晶圆中的四个芯片1b排列成2*2的矩形阵列。
沿着本实施例矩形阵列的切割道进行芯片切割时,适于用来测量较大的倾斜量,而沿着第一实施例矩形阵列的切割道进行芯片切割时,适于用来测量较小的倾斜量。
第四实施例
第四实施例与第一实施例及其变换例之间的区别在于:在第四实施例中,继续参考图6,任意相邻的芯片1a与芯片1b上的标尺部110a之间的最小间距D大于机械刀的宽度,任意相邻两个芯片1a上的标尺部110a之间的最小间距D也大于机械刀的宽度。
至此,已经详细描述了根据本实用新型实施例的半导体装置及其制造方法。为了避免遮蔽本实用新型的构思,没有描述本领域所公知的一些细节,本领域技术人员根据上面的描述,完全可以明白如何实施这里公开的技术方案。另外,本说明书公开所教导的各实施例可以自由组合。本领域的技术人员应该理解,可以对上面说明的实施例进行多种修改而不脱离如所附权利要求限定的本实用新型的精神和范围。
Claims (16)
1.一种芯片,其特征在于,包括:
集成电路区;
位于所述集成电路区外围的切割偏斜测量结构,所述切割偏斜测量结构设有:
沿着所述芯片的边缘依次设置的若干标尺部,在所述若干标尺部的排列方向上,所述若干标尺部背向所述集成电路区的末端越来越远离所述集成电路区;
用于表征偏移量并沿着所述边缘依次设置的若干标记,所述若干标记与所述若干标尺部一一对应。
2.如权利要求1所述的芯片,其特征在于,所述切割偏斜测量结构的数量至少为两个;
两个所述切割偏斜测量结构分布在所述芯片相邻的两条边上;或者,
两个所述切割偏斜测量结构分布在所述芯片背对的两条边上。
3.如权利要求2所述的芯片,其特征在于,分布在所述芯片相邻两条边上的两个所述切割偏斜测量结构关于所述芯片的一对角线对称设置;
分布在所述芯片背对的两条边上的两个所述切割偏斜测量结构关于所述芯片另外两条边的中点连线对称设置。
4.如权利要求1所述的芯片,其特征在于,所述若干标尺部为若干沿着所述排列方向间隔设置,并自所述集成电路区向所述边缘突出的凸块;
在所述排列方向上,所述若干凸块背向所述边缘的末端越来越远离所述集成电路区。
5.如权利要求4所述的芯片,其特征在于,所述标记设置在所述凸块上。
6.如权利要求1所述的芯片,其特征在于,所述标记为数字。
7.如权利要求1所述的芯片,其特征在于,还包括至少覆盖在所述标尺部和所述标记上的透明绝缘部。
8.如权利要求1所述的芯片,其特征在于,还包括:围绕所述集成电路区的密封环区,以及位于所述密封环区的密封环,所述切割偏斜测量结构位于所述密封环的外围。
9.如权利要求8所述的芯片,其特征在于,所述密封环包括第一单元环和围绕所述第一单元环的第二单元环。
10.如权利要求8所述的芯片,其特征在于,所述密封环包括若干层金属层。
11.如权利要求10所述的芯片,其特征在于,所述标尺部与最顶层的所述金属层位于同一层,并一体成型。
12.一种晶圆,其特征在于,包括:至少两个相邻设置并被切割道隔开的权利要求1至11任一项所述的芯片,相邻两个所述芯片面向彼此的边缘均设有所述切割偏斜测量结构,且在所述排列方向上,一个所述芯片上的所述若干标尺部与另一所述芯片上相对的所述若干标尺部之间的间隔越来越小。
13.如权利要求12所述的晶圆,其特征在于,相邻两个所述芯片面向彼此的边缘上的所述切割偏斜测量结构关于之间的切割道对称设置。
14.如权利要求13所述的晶圆,其特征在于,相邻两个所述芯片上的所述切割偏斜测量结构之间的最小间距为机械刀的宽度。
15.如权利要求12所述的晶圆,其特征在于,包括排列成矩形阵列的若干芯片;
包括所述切割偏斜测量结构的芯片至少分布在所述矩形阵列的最首行和最末行,且最首行和最末行的芯片中位于同一列的芯片上的所述切割偏斜测量结构关于所述矩形阵列的中心线对称设置;和/或,
包括所述切割偏斜测量结构的芯片至少分布在所述矩形阵列的最首列和最末列,且最首列和最末列的芯片中位于同一行的芯片上的所述切割偏斜测量结构关于所述矩形阵列的中心线对称设置。
16.如权利要求15所述的晶圆,其特征在于,排列成所述矩形阵列的若干芯片所在区域大小为曝光场的大小。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201720686106.0U CN207367966U (zh) | 2017-06-13 | 2017-06-13 | 芯片及晶圆 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201720686106.0U CN207367966U (zh) | 2017-06-13 | 2017-06-13 | 芯片及晶圆 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN207367966U true CN207367966U (zh) | 2018-05-15 |
Family
ID=62423990
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201720686106.0U Active CN207367966U (zh) | 2017-06-13 | 2017-06-13 | 芯片及晶圆 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN207367966U (zh) |
-
2017
- 2017-06-13 CN CN201720686106.0U patent/CN207367966U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100524728C (zh) | 半导体器件,半导体晶片,芯片尺寸封装及制作和检测方法 | |
KR100712061B1 (ko) | 반도체 기판 | |
TWI287838B (en) | Semiconductor device, semiconductor wafer, chip size package, and methods of manufacturing and inspection therefor | |
CN102222661B (zh) | 电性对准标记组及其用法 | |
US6885109B2 (en) | Semiconductor device having a step-like section on the back side of the substrate, and method for manufacturing the same | |
JP4472232B2 (ja) | 半導体装置の製造方法 | |
CN103094253B (zh) | 一种栅极氧化层测试结构 | |
CN102054724B (zh) | 晶圆表面缺陷的检测方法及装置 | |
CN102655138A (zh) | 包含具有整合式对准标记的晶粒密封的半导体装置 | |
CN102931186B (zh) | 一种具有较窄划片槽的晶圆 | |
CN207367966U (zh) | 芯片及晶圆 | |
US6571485B1 (en) | Structure of an overlay mark and its dosimetry application | |
JP2007335550A (ja) | 半導体装置 | |
KR100357691B1 (ko) | 다층의 얼라인 키와 그것을 이용한 얼라인 방법 | |
US20040033634A1 (en) | Device and method for detecting alignment of deep trench capacitors and active areas in DRAM devices | |
CN113421874A (zh) | 晶圆组件 | |
CN101131969B (zh) | 半导体衬底 | |
JP2003110082A (ja) | リードフレーム、半導体装置および半導体チップの載置位置確認方法 | |
CN102931219B (zh) | 半导体器件及其制备方法 | |
KR20000045329A (ko) | 반도체 소자의 누설전류 측정방법 | |
JP3347792B2 (ja) | 半導体集積回路 | |
CN202957248U (zh) | 半导体器件 | |
CN104009020B (zh) | 晶圆及其可接受测试方法 | |
JP2587614B2 (ja) | 半導体装置 | |
JP2007335693A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |