CN207302041U - 一种基于可拆卸元件切换实现总线功能选配的架构 - Google Patents
一种基于可拆卸元件切换实现总线功能选配的架构 Download PDFInfo
- Publication number
- CN207302041U CN207302041U CN201721363234.8U CN201721363234U CN207302041U CN 207302041 U CN207302041 U CN 207302041U CN 201721363234 U CN201721363234 U CN 201721363234U CN 207302041 U CN207302041 U CN 207302041U
- Authority
- CN
- China
- Prior art keywords
- capacitance
- resistance
- connection
- cpu
- apolegamy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000013461 design Methods 0.000 abstract description 21
- 238000000034 method Methods 0.000 abstract description 5
- 230000006870 function Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Landscapes
- Details Of Connecting Devices For Male And Female Coupling (AREA)
Abstract
本实用新型提供一种基于可拆卸元件切换实现总线功能选配的架构，包括：主板，主板设有CPU，PCH芯片，电容C1，电容C2，电阻R2以及IO连接器；CPU分别与电容C1第一端和电阻R2第一端连接，电容C1第二端与PCH芯片连接；电阻R2第二端与电容C2第一端连接；电容C2第二端与IO连接器连接。采用电阻或电容原件替代Switch芯片的设计方式，即利用总线之间互连可拆卸电阻和电容，当高速总线作为多分支链路设计时，可将电阻或电容可拆卸设置，对不同分支链路以选择性的连接或断开。
Description
技术领域
本实用新型涉及服务器领域，尤其涉及一种基于可拆卸元件切换实现总线功能选配的架构，
背景技术
在Server产品系统设计时，往往考虑将不同客户对IO总线的使用要求兼容进来。如有些客户想多要些外扩的IO接口，例如想SATA端口多些，以便多接些HDD硬盘来扩展系统的存储容量；而有些客户对IO接口外扩数量要求不高，但想提升系统内部运行数据的处理带宽速率。
因而，想让更多的高速走线应用到主板内不同芯片之间的互连上，例如中央处理CPU芯片和IO中转PCH芯片之间SAS总线由原来的x8带宽提升到x16带宽，以此提升系统数据处理带宽。
这样为满足不同客户的需求，此类总线互连设计，通常为增加Switch切换开关芯片，而此类芯片常规为x4带宽，当SAS总线为x16或x24等高带宽设计时，往往需要的Switch芯片的数量将较多，这样会大幅提升产品设计成本，同时，在板卡结构面积有限时，会增大PCB Layout设计的复杂度，降低了产品在市场上的竞争力。
在目前高速Server主板设计时，为实现CPU芯片上的某高速接口可分时支持外扩IO端口功能和板内两芯片间互连，以此提升数据传输带宽的能力。在板卡开发时通常以增加Switch多路开关芯片来设计，并以CPU发出的逻辑电平编号，来控制切换Switch芯片内的开关导通方向路线。因而，线路工作原理较简单，线路设计功能实现也相对较容易。
采用现有方案，虽然，线路设计功能较简单容易实现，但因导入Switch开关芯片，势必会带来原理线路使用部件成本的提升。当需扩展的高速走线Lane数量增多时，则需要多了开关芯片。
同时，在板卡结构面积受限时，多了开关芯片的使用，会因本身结构摆放问题，增大PCB设计的复杂度，影响到了产品的设计可行性。
发明内容
为了克服上述现有技术中的不足，本实用新型提供一种基于可拆卸元件切换实现总线功能选配的架构,包括：主板，主板设有CPU，PCH芯片，电容C1，电容C2，电阻R2以及IO连接器；
CPU分别与电容C1第一端和电阻R2第一端连接，电容C1第二端与PCH芯片连接；电阻R2第二端与电容C2第一端连接；电容C2第二端与IO连接器连接。
优选地，CPU与电容C1第一端之间设有电容C1第一端插接槽；
电容C1第二端与PCH芯片之间设有电容C1第二端插接槽；
CPU与电容C1第一端插接槽导通连接，PCH芯片与电容C1第二端插接槽导通连接；
电容C1的第一端与电容C1第一端插接槽采用过盈配合的方式导通连接；
电容C1的第二端与电容C1第二端插接槽采用过盈配合的方式导通连接。
优选地，CPU与电阻R2第一端之间设有电阻R2第一端插接槽；
电阻R2第二端与电容C2第一端之间设有电阻R2第二端插接槽；
CPU与电阻R2第一端插接槽导通连接，电容C2第一端与电阻R2第二端插接槽导通连接；
电阻R2第一端与电阻R2第一端插接槽采用过盈配合的方式导通连接；
电阻R2第二端与电阻R2第二端插接槽采用过盈配合的方式导通连接。
优选地，电阻R2第二端与电容C2第一端之间设有电容C2第一端插接槽；
电容C2第二端与IO连接器之间设有电容C2第二端插接槽；
电阻R2第二端与电容C2第一端插接槽导通连接，IO连接器与电容C2第二端插接槽导通连接；
电容C2第一端与电容C2第一端插接槽采用过盈配合的方式导通连接；
电容C2第二端与电容C2第二端插接槽采用过盈配合的方式导通连接。
优选地，CPU通过SAS总线连接端分别与电容C1第一端和电阻R2第一端连接；
电容C1第二端与PCH芯片的SAS总线连接端连接。
优选地，IO连接器为SAS总线IO连接器。
从以上技术方案可以看出，本实用新型具有以下优点：
基于可拆卸元件切换实现总线功能选配的架构采用电阻或电容原件替代Switch芯片的设计方式，在板卡结构面积受限时，降低的元器件的空间，扩充了结构空间，减少PCB设计的复杂度，提高产品的设计可行性。
而且采用电阻或电容原件替代Switch芯片的设计方式，即利用总线之间互连可拆卸电阻和电容，当高速总线作为多分支链路设计时，可将电阻或电容可拆卸设置，对不同分支链路以选择性的连接或断开。
附图说明
为了更清楚地说明本实用新型的技术方案，下面将对描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为基于可拆卸元件切换实现总线功能选配的架构示意图；
图2为架构一个实施例的示意图；
图3为架构另一个实施例的示意图；
图4为架构另一个实施例的示意图。
具体实施方式
为使得本实用新型的实用新型目的、特征、优点能够更加的明显和易懂，下面将运用具体的实施例及附图，对本实用新型保护的技术方案进行清楚、完整地描述，显然，下面所描述的实施例仅仅是本实用新型一部分实施例，而非全部的实施例。基于本专利中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本专利保护的范围。
本实施例提供一种基于可拆卸元件切换实现总线功能选配的架构，如图1所示，包括：主板，主板设有CPU1，PCH芯片2，电容C1，电容C2，电阻R2以及IO连接器3；
CPU1分别与电容C1第一端和电阻R2第一端连接，电容C1第二端与PCH芯片2连接；电阻R2第二端与电容C2第一端连接；电容C2第二端与IO连接器3连接。
本实施例中，如图2所示，CPU1与电容C1第一端之间设有电容C1第一端插接槽11；电容C1第二端与PCH芯片2之间设有电容C1第二端插接槽12；CPU1与电容C1第一端插接槽11导通连接，PCH芯片2与电容C1第二端插接槽12导通连接；电容C1的第一端与电容C1第一端插接槽11采用过盈配合的方式导通连接；电容C1的第二端与电容C1第二端插接槽12采用过盈配合的方式导通连接。
通过在多分支链路上串接电阻及利用总线之间本身互连的电容特性，根据计划要实现的IO功能设备，在线路图上进行电阻和电容的增加或拆除。因而，以部件Bom切换的方式来改变高速走线实现各IO功能设备的传输路线方向。
这样将对应分支链路上的电容C1从架构中拆除即可。因而通过可拆卸切换的方式取代原有的Switch芯片方案，本考虑到电阻和电容本身尺寸和采购成本的优势，可有效降低产品生产费用及PCB设计的复杂度，提升产品在市场上的竞争力。
电容C1的设置可以通过电容C1的第一端与电容C1第一端插接槽11采用过盈配合的方式导通连接；电容C1的第二端与电容C1第二端插接槽12采用过盈配合的方式导通连接来实现。
本实施例中，如图3所示，CPU1与电阻R2第一端之间设有电阻R2第一端插接槽13；电阻R2第二端与电容C2第一端之间设有电阻R2第二端插接槽14；CPU1与电阻R2第一端插接槽13导通连接，电容C2第一端与电阻R2第二端插接槽14导通连接；电阻R2第一端与电阻R2第一端插接槽13采用过盈配合的方式导通连接；电阻R2第二端与电阻R2第二端插接槽14采用过盈配合的方式导通连接。
为实现CPU与PCH芯片互连提升数据传输带宽，则可将电阻R2拆下或安装，实现CPU与IO连接器互连。
本实施例中，如图4所示，电阻R2第二端与电容C2第一端之间设有电容C2第一端插接槽15；电容C2第二端与IO连接器之间设有电容C2第二端插接槽16；电阻R2第二端与电容C2第一端插接槽15导通连接，IO连接器与电容C2第二端插接槽16导通连接；电容C2第一端与电容C2第一端插接槽15采用过盈配合的方式导通连接；电容C2第二端与电容C2第二端插接槽16采用过盈配合的方式导通连接。
CPU1通过SAS总线连接端分别与电容C1第一端和电阻R2第一端连接；电容C1第二端与PCH芯片的SAS总线连接端连接。IO连接器3为SAS总线IO连接器。
这样采用电阻或电容原件替代Switch芯片的设计方式，即利用总线之间互连电阻或电容，当高速总线作为多分支链路设计时，可将此电阻或电容可拆卸的方式，对不同分支链路是否安装或拆除电容或电阻。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本实用新型。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本实用新型的精神或范围的情况下，在其它实施例中实现。因此，本实用新型将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (6)
1.一种基于可拆卸元件切换实现总线功能选配的架构，其特征在于，包括：主板，主板设有CPU，PCH芯片，电容C1，电容C2，电阻R2以及IO连接器；
CPU分别与电容C1第一端和电阻R2第一端连接，电容C1第二端与PCH芯片连接；电阻R2第二端与电容C2第一端连接；电容C2第二端与IO连接器连接。
2.根据权利要求1所述的基于可拆卸元件切换实现总线功能选配的架构，其特征在于，
CPU与电容C1第一端之间设有电容C1第一端插接槽；
电容C1第二端与PCH芯片之间设有电容C1第二端插接槽；
CPU与电容C1第一端插接槽导通连接，PCH芯片与电容C1第二端插接槽导通连接；
电容C1的第一端与电容C1第一端插接槽采用过盈配合的方式导通连接；
电容C1的第二端与电容C1第二端插接槽采用过盈配合的方式导通连接。
3.根据权利要求1所述的基于可拆卸元件切换实现总线功能选配的架构，其特征在于，
CPU与电阻R2第一端之间设有电阻R2第一端插接槽；
电阻R2第二端与电容C2第一端之间设有电阻R2第二端插接槽；
CPU与电阻R2第一端插接槽导通连接，电容C2第一端与电阻R2第二端插接槽导通连接；
电阻R2第一端与电阻R2第一端插接槽采用过盈配合的方式导通连接；
电阻R2第二端与电阻R2第二端插接槽采用过盈配合的方式导通连接。
4.根据权利要求1所述的基于可拆卸元件切换实现总线功能选配的架构，其特征在于，
电阻R2第二端与电容C2第一端之间设有电容C2第一端插接槽；
电容C2第二端与IO连接器之间设有电容C2第二端插接槽；
电阻R2第二端与电容C2第一端插接槽导通连接，IO连接器与电容C2第二端插接槽导通连接；
电容C2第一端与电容C2第一端插接槽采用过盈配合的方式导通连接；
电容C2第二端与电容C2第二端插接槽采用过盈配合的方式导通连接。
5.根据权利要求1所述的基于可拆卸元件切换实现总线功能选配的架构，其特征在于，
CPU通过SAS总线连接端分别与电容C1第一端和电阻R2第一端连接；
电容C1第二端与PCH芯片的SAS总线连接端连接。
6.根据权利要求1所述的基于可拆卸元件切换实现总线功能选配的架构，其特征在于，
IO连接器为SAS总线IO连接器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201721363234.8U CN207302041U (zh) | 2017-10-19 | 2017-10-19 | 一种基于可拆卸元件切换实现总线功能选配的架构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201721363234.8U CN207302041U (zh) | 2017-10-19 | 2017-10-19 | 一种基于可拆卸元件切换实现总线功能选配的架构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN207302041U true CN207302041U (zh) | 2018-05-01 |
Family
ID=62273674
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201721363234.8U Expired - Fee Related CN207302041U (zh) | 2017-10-19 | 2017-10-19 | 一种基于可拆卸元件切换实现总线功能选配的架构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN207302041U (zh) |
-
2017
- 2017-10-19 CN CN201721363234.8U patent/CN207302041U/zh not_active Expired - Fee Related
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1812693B (zh) | 一种双总线接口电路板组件及其装配方法 | |
| TWI328168B (en) | Method of and circuitry for reconfiguring links of a pci express bus of an information handling system, and information handling system | |
| US7756123B1 (en) | Apparatus, system, and method for swizzling of a PCIe link | |
| CN105302755B (zh) | 一种具有监控功能的pcie板卡及其监控方法 | |
| JP3128932U (ja) | Ｃｐｕカード及びコンピュータ | |
| CN206312134U (zh) | 一种适用于多路服务器的转接装置 | |
| JP5838256B2 (ja) | 柔軟且つ拡張可能なシステムアーキテクチャのためのスロット設計 | |
| CN104067248A (zh) | 用于根据不同协议的信号的复用器 | |
| CN100478935C (zh) | Pcie通道扩展装置、系统及其配置方法 | |
| CN106649162A (zh) | 一种Pci‑Express多端口聚合系统及其使用方法 | |
| CN110554881A (zh) | 一种基于cpld的交换芯片工作模式远程切换系统及方法 | |
| CN207302041U (zh) | 一种基于可拆卸元件切换实现总线功能选配的架构 | |
| CN203588122U (zh) | 基于OpenVPX标准的主控器 | |
| CN101599050A (zh) | 可适配的pci-e控制器核及其方法 | |
| CN107102963A (zh) | 一种实现pcie总线切换的方法及电路 | |
| CN108804361B (zh) | 一种基于vpx总线架构的pcie交换装置 | |
| CN215298224U (zh) | 一种核心板及计算机设备 | |
| CN103869883B (zh) | 一种扩展主板及扩展系统 | |
| CN210924562U (zh) | 一种背板通讯装置 | |
| US20070011384A1 (en) | Computer expansion slot and design method thereof | |
| CN204480237U (zh) | 一种连接器、通用串行总线设备及智能终端设备 | |
| CN112947287A (zh) | 一种控制方法、控制器及电子设备 | |
| CN206270952U (zh) | 一种读卡器 | |
| CN116028409B (zh) | 转接卡、主板、计算机、数据传输方法、设备和介质 | |
| CN100435125C (zh) | 总线宽度自动调整系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20180501 Termination date: 20181019 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |