CN207252017U - 一种用于贴片式芯片的pcb实验板 - Google Patents
一种用于贴片式芯片的pcb实验板 Download PDFInfo
- Publication number
- CN207252017U CN207252017U CN201820013760.XU CN201820013760U CN207252017U CN 207252017 U CN207252017 U CN 207252017U CN 201820013760 U CN201820013760 U CN 201820013760U CN 207252017 U CN207252017 U CN 207252017U
- Authority
- CN
- China
- Prior art keywords
- welding disk
- backhand welding
- width
- connection terminal
- conducting wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Connections Effected By Soldering, Adhesion, Or Permanent Deformation (AREA)
Abstract
本实用新型涉及一种用于贴片式芯片的PCB实验板，包括PCB基板，PCB基板上设有相对分布的左焊盘组和右焊盘组，左焊盘组中各左焊盘的宽度以及相邻左焊盘之间的距离均小于芯片引脚的宽度，各左焊盘的左端分别连接有左导线，左导线的左端连接有左接线端子；右焊盘组中各右焊盘的宽度以及相邻右焊盘之间的距离均小于芯片引脚的宽度，各右焊盘的右端分别连接有右导线，右导线的右端连接有右接线端子。其具有结构简单、成本低廉、通用性好、适用范围广的优点，可满足所有贴片式芯片的实验要求。
Description
技术领域
本实用新型涉及一种PCB实验板，具体涉及一种用于贴片式封装芯片的PCB实验板。
背景技术
在电子科技领域，各种芯片丛出不穷。根据封装结构的不同，芯片主要分为插针式芯片和贴片式芯片。在各种芯片的研发、生产和使用过程中，本领域技术人员通常采用PCB实验板及配套的设备对芯片的性能及参数进行测试。现有针对贴片式芯片的PCB实验板虽然可满足基本的实验和测试要求，但其都是针对具体的芯片设计的，存在通用性差、利用用率、开发成本高的问题。
实用新型内容
本实用新型的目的是提供一种用于贴片式芯片的PCB实验板，其具有结构简单、成本低廉、通用性好、适用范围广的优点，可满足所有贴片式芯片的实验要求。
为解决现有技术中存在的上述问题，本实用新型提供的一种用于贴片式芯片的PCB实验板，包括PCB基板，所述PCB基板上设有相对分布的左焊盘组和右焊盘组，左焊盘组中各左焊盘的宽度以及相邻左焊盘之间的距离均小于芯片引脚的宽度，各左焊盘的左端分别连接有左导线，左导线的左端连接有左接线端子；右焊盘组中各右焊盘的宽度以及相邻右焊盘之间的距离均小于芯片引脚的宽度，各右焊盘的右端分别连接有右导线，右导线的右端连接有右接线端子。
进一步的，本实用新型一种用于贴片式芯片的PCB实验板，其中，所述左接线端子和右接线端子均采用四列布置。
进一步的，本实用新型一种用于贴片式芯片的PCB实验板，其中，所述左焊盘组、左导线、左接线端子对应与右焊盘组、右导线、右接线端子均呈左右对称分布。
本实用新型一种用于贴片式芯片的PCB实验板与现有技术相比，具有以下优点：本实用新型通过设置PCB基板，在PCB基板上设置相对分布的左焊盘组和右焊盘组，让左焊盘组中各左焊盘的宽度以及相邻左焊盘之间的距离均小于芯片引脚的宽度，并让各左焊盘的左端分别连接左导线，让左导线的左端连接左接线端子；让右焊盘组中各右焊盘的宽度以及相邻右焊盘之间的距离均小于芯片引脚的宽度，并让各右焊盘的右端分别连接右导线，让右导线的右端连接右接线端子。由此就构成了一种结构简单、成本低廉、通用性好、适用范围广的用于贴片式芯片的PCB实验板。在实际应用中，让待测试芯片的两排引脚对应置于左焊盘组和右焊盘组上，让测试设备或电路与对应的左接线端子和右接线端子连接，即可对芯片的性能和参数进行测试。本实用新型通过让左焊盘的宽度、相邻左焊盘之间的距离、右焊盘的宽度、相邻右焊盘之间的距离均小于芯片引脚的宽度，可保证芯片的任一引脚均会与左焊盘或右焊盘连接，测试时只需让测试设备或电路与对应的左接线端子和右接线端子连接即可，从而提高了实验板的通用性和利用率，不需要针对各种规格的贴片式芯片设计开发对应的PCB实验板，相应地减小了实验板的设计开发成本。
下面结合附图所示具体实施方式对本实用新型一种用于贴片式芯片的PCB实验板作进一步详细说明：
附图说明
图1为本实用新型一种用于贴片式芯片的PCB实验板的结构示意图。
具体实施方式
首先需要说明的，本实用新型中所述的上、下、前、后、左、右等方位词只是根据附图进行的描述，以便于理解，并非对本实用新型的技术方案以及请求保护范围进行的限制。
如图1所示本实用新型一种用于贴片式芯片的PCB实验板的具体实施方式，包括PCB基板1，在PCB基板1上设置相对分布的左焊盘组2和右焊盘组3。让左焊盘组2中各左焊盘21的宽度以及相邻左焊盘21之间的距离均小于芯片引脚的宽度。并让各左焊盘21的左端分别连接左导线22，让左导线22的左端连接左接线端子23。让右焊盘组3中各右焊盘31的宽度以及相邻右焊盘31之间的距离也小于芯片引脚的宽度。并让各右焊盘31的右端分别连接右导线32，让右导线32的右端连接右接线端子33。
通过以上结构设置就构成了一种结构简单、成本低廉、通用性好、适用范围广的用于贴片式芯片的PCB实验板。在实际应用中，让待测试芯片的两排引脚对应置于左焊盘组2和右焊盘组3上，让测试设备或电路与对应的左接线端子23和右接线端子33连接，即可对芯片的性能和参数进行测试。本实用新型通过让左焊盘21的宽度、相邻左焊盘21之间的距离、右焊盘31的宽度、相邻右焊盘31之间的距离均小于芯片引脚的宽度，可保证芯片的任一引脚均会与左焊盘21或右焊盘31连接，测试时只需让测试设备或电路与对应的左接线端子23和右接线端子33连接即可，从而提高了实验板的通用性和利用率，不需要针对各种规格的贴片式芯片设计开发对应的PCB实验板，相应地减小了实验板的设计开发成本。需要说明的是，上述芯片是指目前本领域引脚宽度最小的芯片，将左焊盘21的宽度、相邻左焊盘21之间的距离、右焊盘31的宽度、相邻右焊盘31之间的距离设计为小于其引脚的宽度，可保证实验板满足所有贴片式芯片的实验要求。且因现有芯片引脚之间的距离通常大于引脚宽度，可保证引脚之间不会出现短接情况。
作为具体实施方式，本实用新型让左接线端子23和右接线端子33均采用四列布置，在提高连接便利性的基础上，保证了结构的紧凑性。同时，本具体实施方式让左焊盘组2、左导线22、左接线端子23对应与右焊盘组3、右导线32、右接线端子33均呈左右对称分布，可简化结构，提高设计和制备的便利性。
以上实施例仅是对本实用新型的优选实施方式进行的描述，并非对本实用新型请求保护范围进行限定，在不脱离本实用新型设计精神的前提下，本领域工程技术人员依据本实用新型的技术方案做出的各种形式的变形，均应落入本实用新型的权利要求书确定的保护范围内。
Claims (3)
1.一种用于贴片式芯片的PCB实验板，包括PCB基板(1)，其特征在于，所述PCB基板(1)上设有相对分布的左焊盘组(2)和右焊盘组(3)，左焊盘组(2)中各左焊盘(21)的宽度以及相邻左焊盘(21)之间的距离均小于芯片引脚的宽度，各左焊盘(21)的左端分别连接有左导线(22)，左导线(22)的左端连接有左接线端子(23)；右焊盘组(3)中各右焊盘(31)的宽度以及相邻右焊盘(31)之间的距离均小于芯片引脚的宽度，各右焊盘(31)的右端分别连接有右导线(32)，右导线(32)的右端连接有右接线端子(33)。
2.按照权利要求1所述的一种用于贴片式芯片的PCB实验板，其特征在于，所述左接线端子(23)和右接线端子(33)均采用四列布置。
3.按照权利要求2所述的一种用于贴片式芯片的PCB实验板，其特征在于，所述左焊盘组(2)、左导线(22)、左接线端子(23)对应与右焊盘组(3)、右导线(32)、右接线端子(33)均呈左右对称分布。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201820013760.XU CN207252017U (zh) | 2018-01-04 | 2018-01-04 | 一种用于贴片式芯片的pcb实验板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201820013760.XU CN207252017U (zh) | 2018-01-04 | 2018-01-04 | 一种用于贴片式芯片的pcb实验板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN207252017U true CN207252017U (zh) | 2018-04-17 |
Family
ID=61883236
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201820013760.XU Expired - Fee Related CN207252017U (zh) | 2018-01-04 | 2018-01-04 | 一种用于贴片式芯片的pcb实验板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN207252017U (zh) |
-
2018
- 2018-01-04 CN CN201820013760.XU patent/CN207252017U/zh not_active Expired - Fee Related
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN203445108U (zh) | 芯片封装转接板及带有芯片封装转接板的电路板 | |
| CN206961822U (zh) | 芯片的封装结构及印刷电路板 | |
| CN104465549B (zh) | 一种功率半导体模块 | |
| CN103117263A (zh) | 一种集成电路封装 | |
| CN203352944U (zh) | 具有邮票孔的pcb板 | |
| CN207252017U (zh) | 一种用于贴片式芯片的pcb实验板 | |
| CN208570348U (zh) | 兼容多种电子元件的封装结构、pcb板及电子设备 | |
| CN209218452U (zh) | 一种基于封装测试的印制电路板 | |
| CN207651047U (zh) | 一种贴片芯片实验用面包板 | |
| CN209543219U (zh) | 一种基于三维立体封装的计算机模块 | |
| CN206711831U (zh) | 一种固态继电器接线端子结构及具有其的固态继电器 | |
| CN202840188U (zh) | 一种电气连接器及can总线结构 | |
| CN205282707U (zh) | 一种电气连接装置和电气连接器 | |
| CN207427562U (zh) | 一种usb电路板器件 | |
| CN205284006U (zh) | 电路板连接结构和电子设备 | |
| CN201262631Y (zh) | Pcb微针测试用密度转换装置 | |
| CN210518987U (zh) | 优化bga封装芯片核电源分配网络阻抗的pcb结构 | |
| CN208523044U (zh) | 一种无线路由器用集成电路板 | |
| CN219812294U (zh) | 一种ddr地址线混合拓扑的pcb结构 | |
| CN211828755U (zh) | 一种引线框架 | |
| CN207302115U (zh) | 一种基于电能表的电子标签 | |
| CN108539460B (zh) | 一种pin脚连接器及使用方法 | |
| CN203415785U (zh) | 一种可固定网络连接块 | |
| CN214898935U (zh) | 半导体生产设备用线缆连接组件 | |
| CN215768651U (zh) | 用于连接不同型号芯片测试平台的转接装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20180417 Termination date: 20200104 |