CN207216405U - 一种dcs控制器工程在线更新电路 - Google Patents
一种dcs控制器工程在线更新电路 Download PDFInfo
- Publication number
- CN207216405U CN207216405U CN201721053805.8U CN201721053805U CN207216405U CN 207216405 U CN207216405 U CN 207216405U CN 201721053805 U CN201721053805 U CN 201721053805U CN 207216405 U CN207216405 U CN 207216405U
- Authority
- CN
- China
- Prior art keywords
- controllers
- cpu chip
- internal memory
- programmable logic
- conventional internal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]
Landscapes
- Programmable Controllers (AREA)
Abstract
本实用新型涉及工业自动化控制领域,公开一种DCS控制器工程在线更新电路,包括CPU芯片、常用内存、备用内存、总逻辑收发阵列电路、CPLD可编辑逻辑控制器、PHY芯片、RJ45接口电路和CAN收发器,CPU芯片与CPLD可编辑逻辑控制器之间连接总逻辑收发阵列电路,CPLD可编辑逻辑控制器连接常用内存和备用内存,CPU芯片控制CPLD可编辑逻辑控制器与常用内存和备用内存进行通讯;CPU芯片通过RGMII接口连接2个PHY芯片,2个PHY芯片均连接有CLK时钟和RJ45接口电路,CPU芯片连接CAN收发器。本实用新型使DCS控制器在工程升级时,不要求现场控制处于稳定操作中,完全实现无扰升级。并达到升级快速工程目的。
Description
技术领域
本实用新型涉及工业自动化控制领域,尤其涉及了一种DCS控制器工程在线更新电路。
背景技术
DCS是分布式控制系统的英文缩写(Distributed Control System),在国内自控行业又称之为集散控制系统。是相对于集中式控制系统而言的一种新型计算机控制系统,它是在集中式控制系统的基础上发展、演变而来的。
DCS是流程工业控制系统的核心,而DCS控制器又是DCS的控制核心。DCS控制器中的工程配置信息根据生产要求需要在工厂装置运行过程中进行改动,因此DCS控制器需要具有良好的工程无扰更新功能。但是,目前DCS控制器工程升级要求的条件苛刻,操作耗时长,因此,需要一种DCS控制器工程在线更新电路。
实用新型内容
本实用新型针对现有技术中现场控制需要处于稳定操作中、工程升级需要重启控制器、所需时间长的缺点,提供了一种DCS控制器工程在线更新电路。
为了解决上述技术问题,本实用新型通过下述技术方案得以解决。
一种DCS控制器工程在线更新电路,包括CPU芯片、常用内存、备用内存、总逻辑收发阵列电路、CPLD可编辑逻辑控制器、PHY芯片、RJ45接口电路和CAN收发器,CPU芯片与CPLD可编辑逻辑控制器之间连接总逻辑收发阵列电路,CPLD可编辑逻辑控制器连接常用内存和备用内存,CPU芯片控制CPLD可编辑逻辑控制器与常用内存和备用内存进行通讯;CPU芯片通过RGMII接口连接2个PHY芯片,2个PHY芯片均连接有CLK时钟和RJ45接口电路,CPU芯片连接CAN收发器。
作为优选,CPU芯片与逻辑收发器阵列电路的连接方式为并行总线方式,总线包括数据线、地址线、输入线、输出线和信号线。
作为优选,CPLD可编辑逻辑控制器与常用内存和备用内存连接有地址线、数据线及控制线。
本实用新型由于采用了以上技术方案,具有显著的技术效果:本实用新型通过DCS控制器内部具有常用内存和备用内存(2块内存在不同情况下会切换角色,即常用内存会变为备用内存),CPU芯片与常用内存和备用内存之间通过CPLD可编辑逻辑控制器间接通讯。平时运行过程中,CPU芯片控制CPLD可编辑逻辑控制器使和常用内存进行通讯。DCS控制器在接收工程师站下装的工程文件后,读取文件内容,装载到备用内存中,之后对备用内存中的变量数值按照工程文件中的变量ID作为索引和常用内存中的变量数据进行数据同步。使DCS控制器在工程升级时,不要求现场控制处于稳定操作中,完全实现无扰升级。并达到升级快速工程目的。
附图说明
图1是本实用新型一种DCS控制器工程在线更新电路的结构示意图;
图2是本实用新型一种DCS控制器工程在线更新电路中数据同步过程的示意图。
具体实施方式
下面结合附图与实施例对本实用新型作进一步详细描述。
实施例1
如图1至图2所示,一种DCS控制器工程在线更新电路,包括CPU芯片、常用内存、备用内存、总逻辑收发阵列电路、CPLD可编辑逻辑控制器、PHY芯片、RJ45接口电路和CAN收发器,CPU芯片与CPLD可编辑逻辑控制器之间连接总逻辑收发阵列电路,CPLD可编辑逻辑控制器连接常用内存和备用内存,CPU芯片控制CPLD可编辑逻辑控制器与常用内存和备用内存进行通讯;CPU芯片通过RGMII接口连接2个PHY芯片,2个PHY芯片均连接有CLK时钟和RJ45接口电路,CPU芯片连接CAN收发器。RJ45接口电路、PHY芯片构成以太网接口用于控制器接收工程师站下装的工程文件,CAN收发器用于控制器和I/O模块进行数据通讯。
CPU芯片与逻辑收发器阵列电路的连接方式为并行总线方式,总线包括数据线、地址线、输入线、输出线和信号线。CPLD可编辑逻辑控制器与常用内存和备用内存连接有地址线、数据线及控制线。
该技术工程更新时间在10ms之内,在研发测试过程中未出现过工程更新扰动,DCS控制器在接收工程师站下装的工程文件后,把文件存放于NANDFLASH闪存中,之后读取文件内容,装载到备用内存中,之后对备用内存中的变量数值按照工程文件中的变量ID作为索引和常用内存中的变量数据进行数据同步。
常用内存和备份内存中的数据同步通过由CPU芯片(AM335X)发起,通过CPLD可编辑逻辑控制器(以下简称CPLD)进行操作常用内存(SDRAM)和备用内存(SDRAM)。CPLD通过地址线和数据线以及控制线,控制常用内存和备用内存,CPU芯片(AM335X)读取常用内存中的数据,然后再通过CPLD上的并行总线将获取到的常用内存中的数据写入到备用内存(SDRAM)中,这样就完成了一次常用内存(SDRAM)和备用内存(SDRAM)的一次数据同步。备用内存加载完新的工程后,开始根据变量ID进行数据同步。需要同步的主要内容有实时数据库和算法程序,但本质上都是对变量数值进行数据同步。
如图2中的备份内存中,升级的工程中去掉了ID 5、ID 7变量,增加了ID 14、ID 15变量。数据同步就是把备份内存中的变量值赋值为常用内存中相同ID的变量值,若常用内存中没有备用内存中相同ID变量,则备用内存中此ID变量的值为工程中的初始值。
本实用新型通过DCS控制器内部具有常用内存和备用内存(2块内存在不同情况下会切换角色,即常用内存会变为备用内存)。CPU芯片与常用内存和备用内存之间通过CPLD可编辑逻辑控制器间接通讯。平时运行过程中,CPU芯片控制CPLD可编辑逻辑控制器使和常用内存进行通讯。DCS控制器在接收工程师站下装的工程文件后,读取文件内容,装载到备用内存中,之后对备用内存中的变量数值按照工程文件中的变量ID作为索引和常用内存中的变量数据进行数据同步。使DCS控制器在工程升级时,不要求现场控制处于稳定操作中,完全实现无扰升级。并达到升级快速工程目的。
总之,以上所述仅为本实用新型的较佳实施例,凡依本实用新型申请专利范围所作的均等变化与修饰,皆应属本实用新型专利的涵盖范围。
Claims (3)
1.一种DCS控制器工程在线更新电路,其特征在于:包括CPU芯片、常用内存、备用内存、总逻辑收发阵列电路、CPLD可编辑逻辑控制器、PHY芯片、RJ45接口电路和CAN收发器,CPU芯片与CPLD可编辑逻辑控制器之间连接总逻辑收发阵列电路,CPLD可编辑逻辑控制器连接常用内存和备用内存,CPU芯片控制CPLD可编辑逻辑控制器与常用内存和备用内存进行通讯;CPU芯片通过RGMII接口连接2个PHY芯片,2个PHY芯片均连接有CLK时钟和RJ45接口电路,CPU芯片连接CAN收发器。
2.根据权利要求1所述的一种DCS控制器工程在线更新电路,其特征在于:CPU芯片与逻辑收发器阵列电路的连接方式为并行总线方式,总线包括数据线、地址线、输入线、输出线和信号线。
3.根据权利要求1所述的一种DCS控制器工程在线更新电路,其特征在于:CPLD可编辑逻辑控制器与常用内存和备用内存连接有地址线、数据线及控制线。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201721053805.8U CN207216405U (zh) | 2017-08-22 | 2017-08-22 | 一种dcs控制器工程在线更新电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201721053805.8U CN207216405U (zh) | 2017-08-22 | 2017-08-22 | 一种dcs控制器工程在线更新电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN207216405U true CN207216405U (zh) | 2018-04-10 |
Family
ID=61816184
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201721053805.8U Active CN207216405U (zh) | 2017-08-22 | 2017-08-22 | 一种dcs控制器工程在线更新电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN207216405U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113949601A (zh) * | 2021-11-12 | 2022-01-18 | 杭州和利时自动化有限公司 | 一种控制器站间通信方法、装置及计算机可读存储介质 |
-
2017
- 2017-08-22 CN CN201721053805.8U patent/CN207216405U/zh active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113949601A (zh) * | 2021-11-12 | 2022-01-18 | 杭州和利时自动化有限公司 | 一种控制器站间通信方法、装置及计算机可读存储介质 |
CN113949601B (zh) * | 2021-11-12 | 2023-04-28 | 杭州和利时自动化有限公司 | 一种控制器站间通信方法、装置及计算机可读存储介质 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN203588252U (zh) | 一种fpga现场可编程门阵列配置程序的升级电路 | |
CN105573239A (zh) | 一种高速背板总线通讯控制装置及方法 | |
CN102970086B (zh) | 一种用于切换测试信号通道的装置、系统及切换方法 | |
CN106843959A (zh) | 一种fpga远程更新装置及方法 | |
CN102736594B (zh) | 一种智能配电终端统一平台模块化设计方法 | |
CN207216405U (zh) | 一种dcs控制器工程在线更新电路 | |
CN104461660A (zh) | 一种异构系统的多模式动态加载方法 | |
CN103368974A (zh) | 一种基于fpga支持iec61850协议的设备 | |
CN102291337A (zh) | EtherCAT协议与Profibus-DP协议通信转换的网关及其通信方法 | |
CN202551083U (zh) | 实时数据和管理数据分离型现场总线智能网关 | |
CN203250312U (zh) | 一种接口形式可扩展的通用核心处理子板 | |
CN204302972U (zh) | 一种EtherCAT双网数据读写系统 | |
CN203643819U (zh) | 智能前端控制器 | |
CN104503325A (zh) | 一种分布式智能主控单元 | |
CN206906851U (zh) | 具有冗余控制和自加载功能的可编程控制器 | |
CN104867520B (zh) | 基于铁电存储器的励磁装置智能数据存储单元及工作方法 | |
CN209057233U (zh) | 一种支持热插拔的工业数据网关 | |
CN207216524U (zh) | 高可靠的通信主板 | |
CN202353595U (zh) | 一种EtherCAT与RS485通信转换的网关 | |
CN104391818A (zh) | 一种EtherCAT双网数据读写系统及其方法 | |
CN207216355U (zh) | 多功能嵌入式工业控制主板 | |
CN204667885U (zh) | 基于铁电存储器的励磁装置智能数据存储单元 | |
CN204065764U (zh) | 一种远程遥测终端控制器 | |
CN201577102U (zh) | Profibus-dp总线并行转换器 | |
CN205983121U (zh) | 开闭所综合智能终端测控板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |