CN207201069U - 一种高速连接器印制电路板封装结构 - Google Patents
一种高速连接器印制电路板封装结构 Download PDFInfo
- Publication number
- CN207201069U CN207201069U CN201721055441.7U CN201721055441U CN207201069U CN 207201069 U CN207201069 U CN 207201069U CN 201721055441 U CN201721055441 U CN 201721055441U CN 207201069 U CN207201069 U CN 207201069U
- Authority
- CN
- China
- Prior art keywords
- high speed
- deployed
- isolator
- speed connector
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Details Of Connecting Devices For Male And Female Coupling (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
Abstract
本实用新型公开了一种高速连接器印制电路板封装结构，包括多个结构单元，同一结构单元内包括多对N/P信号管脚，每对N/P信号管脚两侧设有GND管脚，所述高速连接器PCB封装结构还包括隔离地孔；其中：所述隔离地孔部署于相邻结构单元之间，且部署在N/P信号管脚之间或左右两侧。本实用新型可以降低了高速连接器PCB封装结构的N/P信号管脚之间的信号串扰。
Description
技术领域
本实用新型涉及通信技术领域，尤其涉及一种高速连接器印制电路板封装结构。
背景技术
高速连接器的管脚通过封装与PCB(Printed Circuit Board，印制电路板)板实现连接，信号速率已经达到25Gbps(每秒1000兆位)甚至更高56Gbps，信号编码方式也从NRZ(Non-Return to Zero，不归零码)向PAM4(Pulse Amplitude Modulation 4，脉冲振幅调制4)转变。信号速率和编码方式的转变意味着信噪比不断减小，要求尽可能的控制和优化信号间的串扰。
高速连接器常见的PCB封装如图1所示，按照连接器针脚排列方式在PCB板内以通孔的形式排布，通过连接器的针脚鱼眼与PCB板上的通孔内壁连接实现信号的连通。同一结构单元(高速连接器的wafer(薄片结构单元)在PCB上的映射)10内相邻N/P信号管脚11形成差分信号，N/P信号管脚11两侧设有GND管脚12。
然而实践发现，每一对N/P信号管脚，与周围的N/P信号管脚都存在耦合关系，存在信号之间的串扰。
实用新型内容
有鉴于此，本实用新型提出一种高速连接器PCB封装结构以解决上述技术问题。
为了达到上述目的，本公开所采用的技术方案为下：
一种高速连接器PCB封装结构，包括多个结构单元，同一结构单元内包括多对N/P信号管脚，每对N/P信号管脚两侧设有GND管脚，所述高速连接器PCB封装结构还包括隔离地孔；其中：
所述隔离地孔部署于相邻结构单元之间，且部署在N/P信号管脚之间或左右两侧。
本实用新型高速连接器PCB封装结构的进一步改进在于，相邻结构单元之间部署有一行隔离地孔；
所述隔离地孔部署在相邻结构单元中的其中一个结构单元的每对N/P信号管脚之间或/和左右两侧。
本实用新型高速连接器PCB封装结构的进一步改进在于，相邻结构单元之间部署有两行隔离地孔；
所述隔离地孔分别部署在该相邻的两个结构单元中的每对N/P信号管脚之间或/和左右两侧。
本实用新型高速连接器PCB封装结构的进一步改进在于，对于任一对上侧和下侧均部署有隔离地孔的N/P信号管脚，该对N/P信号管脚走线的一侧的隔离地孔部署于该对N/P信号管脚的左右两侧。
本实用新型高速连接器PCB封装结构的进一步改进在于，所述高速连接器PCB封装结构的最上侧的结构单元的上侧或/和最下层的结构单元的下侧部署有隔离地孔，且隔离地孔部署在每对N/P信号管脚之间或/和左右两侧。
本实用新型高速连接器PCB封装结构的进一步改进在于，所述隔离地孔钻孔直径为0.2mm，对应的焊盘直径为0.46mm。
本实用新型高速连接器PCB封装结构的进一步改进在于，所述N/P信号管脚与相邻隔离地孔的中心距大于等于0.6mm。
本实用新型高速连接器PCB封装结构的进一步改进在于，所述GND管脚与相邻隔离地孔的中心距大于等于0.8mm。
本实用新型的有益效果在于，通过在高速连接器PCB封装结构的相邻结构单元之间部署隔离地孔，且隔离地孔部署在N/P信号管脚之间或/和左右两侧，降低了高速连接器PCB封装结构的N/P信号管脚之间的信号串扰。
附图说明
图1为现有高速连接器PCB封装结构的示意图；
图2A～2D为本实用新型提供的相邻结构单元间部署有一行隔离地孔的高速连接器PCB封装结构示意图；
图3A～3B为本实用新型提供的相邻结构单元间部署有两行隔离地孔的高速连接器PCB封装结构示意图；
图4A～4B为本实用新型提供的高速连接器PCB封装结构中N/P信号管脚走线示意图；
图5为本实用新型提供的最上侧的结构单元的上侧部署有隔离地孔的高速连接器PCB封装结构的示意图；
图6为本发明实施例提供的一种25G高速连接器PCB封装结构的示意图。
具体实施方式
以下将结合附图所示的具体实施方式对本实用新型进行详细描述。但这些实施方式并不限制本实用新型，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本实用新型的保护范围内。
在本实用新型使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本实用新型。在本实用新型和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
应当理解，尽管在本实用新型可能采用术语第一、第二等来描述各种信息，但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如，在不脱离本实用新型范围的情况下，第一信息也可以被称为第二信息，类似地，第二信息也可以被称为第一信息。取决于语境，如在此所使用的词语“如果”可以被解释成为“在……时”或“当……时”或“响应于确定”。
请参见图2A，为本实用新型实施例提供的一种高速连接器PCB封装结构的示意图，如图2A所示，该高速连接器PCB封装结构可以包括多个结构单元20，同一结构单元20内包括多对N/P信号管脚21，每对N/P信号管脚21两侧设有GND管脚22，此外，该高速连接器PCB封装结构还包括隔离地孔23；其中：
隔离地孔23部署于相邻结构单元20之间，且部署在N/P信号管脚21之间或左右两侧。
具体地，考虑到现有高速连接器PCB封装结构中，每一对N/P信号管脚，与周围的N/P信号管脚都存在耦合关系，存在信号之间的串扰，因此，为了降低高速连接器PCB封装结构中的N/P信号管脚之间的串扰强度，可以在高速连接器PCB封装结构的相邻结构单元20之间部署隔离地孔23，以通过隔离地孔23形成的栅栏效应降低相邻结构单元20之间的N/P信号管脚21之间的串扰强度。
其中，该隔离地孔可以部署在N/P信号管脚21之间或/和左右两侧。
例如，图2A是隔离地孔23部署在N/P信号管脚21之间的情况下的高速连接器电路板PCB封装结构；图2B是隔离地孔23部署在N/P信号管脚21左右两侧的情况下的高速连接器PCB封装结构的示意图；图2C是隔离地孔23部署在N/P信号管脚21之间和左右两侧的情况下的高速连接器PCB封装结构的示意图。
需要说明的是，在本实用新型中，对于相邻两个结构单元20之间的隔离地孔，也可以存在部分部署在N/P信号管脚21之间，部分部署在N/P信号管脚21左右两侧的情况，其具体示意图可以如图2D所示。
在本实用新型其中一个实施例中，相邻结构单元20之间部署有一行隔离地孔23；其中：
隔离地孔23部署在相邻结构单元20中的其中一个结构单元20的每对N/P信号管脚21之间或/和左右两侧。
在该实施例中，为了降低相邻结构单元20之间的N/P信号管脚21之间的信号串扰，可以在相邻结构单元20之间部署一行隔离地孔23。
其中，相邻结构单元20之间部署的一行隔离地孔23可以部署在该相邻的两个结构单元20中的其中一个结构单元20中的每对N/P信号管脚21之间或/和左右两侧，其示意图可以如图2A～图2D所示。
需要说明的是，图2A～2D所示的高速连接器PCB封装结构中，均是以隔离地孔23部署上侧的结构单元20中的N/P信号管脚21之间或/和左右两侧为例的，但是应该认识到，其并不是对本实用新型保护范围的限定，即在本实用新型中，当相邻结构单元20之间部署有一行隔离地孔23时，该隔离地孔23也可以部署在下侧的结构单元20中的N/P信号管脚21之间或/和左右两侧，其具体示意图本实用新型不做展示。
在本实用新型另一个实施例中，相邻结构单元20之间部署有两行隔离地孔23；其中：
隔离地孔23部署在相邻的两个结构单元20中的每对N/P信号管脚21之间或/和左右两侧。
在该实施例中，为了提高抗串扰效果，可以在相邻结构单元20之间部署两行隔离地孔23。
其中，相邻结构单元20之间部署的两行隔离地孔23可以部署在该相邻的两个结构单元20中的每对N/P信号管脚21之间或/和左右两侧。
例如，以隔离地孔23部署在N/P信号管脚21之间为例，其示意图可以如图3A所示。
又例如，以隔离地孔23部署在N/P信号管脚21之间和左右两侧为例，其示意图3B所示。
其中，在相邻结构单元20之间部署有两行隔离地孔23的情况下，隔离地孔23部署在N/P信号管脚左右两侧，或者，部分隔离地孔23部署在N/P信号管脚左右两侧，部分隔离地孔23部署在N/P信号管脚之间的实现方式可以参考图2B和图2D所示的实现方式，其具体示意图在此不做展示。
进一步地，在本实用新型实施例中，为了避免隔离地孔23的部署影响对应的N/P信号管脚21的走线，对于任一对上侧和下侧均部署有隔离地孔23的N/P信号管脚21，该对N/P信号管脚21走线的一侧的隔离地孔部署于该对N/P信号管脚左右两侧，其示意图可以如图4A所示。
值得说明的是，在本实用新型中，对于仅有上侧或下侧部署有隔离地孔的N/P信号管脚21，其走线优先部署在N/P信号管脚21未部署隔离地孔的一侧，其示意图可以如图4B所示。
进一步地，在本实用新型实施例中，考虑到相邻两个高速连接器PCB封装结构之间相邻的结构单元之间的N/P信号管脚也会存在信号串扰，因此，为了降低相邻两个高速连接器PCB封装结构之间的N/P信号管脚之间的信号串扰，高速连接器PCB封装结构的最上侧的结构单元的上侧或/和最下侧的结构单元的下侧部署有隔离地孔23，且隔离地孔23部署在每对N/P信号管脚之间或/和左右两侧。
例如，以高速连接器PCB封装结构的最上侧的结构单元的上侧部署有隔离地孔23，且隔离地孔23部署在每对N/P信号管脚之间和左右两侧为例，其示意图可以如图5所示。
优选地，在本实用新型实施例中，隔离地孔23钻孔直径为0.2mm，对应的焊盘直径为0.46mm。
优选地，在本实用新型实施例中，N/P信号管脚21与相邻隔离地孔的中心距大于等于0.6mm。
优选地，在本实用新型实施例中，GND管脚22与相邻隔离地孔的中心距大于等于0.8mm。
本实用新型实施例中，相邻结构单元间部署一行隔离地孔的实现方案对N/P信号管脚间信号串扰有5～10dB的改善；相邻结构单元间部署两行隔离地孔的实现方案对N/P信号管脚间信号串扰有10～15dB的改善，同时，两种方案对N/P信号管脚的差分损耗几乎无影响。
为了使本领域技术人员更好地理解本实用新型实施例提供的技术方案，下面结合具体实例对本实用新型实施例提供的高速连接器PCB封装结构的实现进行说明。
请参见图6，为一种25G高速连接器PCB封装结构的示意图，如图6所示，在该实施例中，相邻结构单元20之间部署有一行隔离地孔23，且隔离地孔23部署在上侧的结构单元20中的N/P信号管脚21之间和左右两侧，且高速连接器PCB封装结构的最下侧的结构单元20的下侧部署有一行隔离地孔23，且隔离地孔23部署在N/P信号管脚21之间和左右两侧。
其中，该25G高速连接器PCB封装结构的可加工性有如下要求：
N/P信号管脚21钻孔211直径为0.36mm，对应的焊盘212直径为0.70mm；GND管脚22钻孔221直径0.50mm，对应的焊盘222直径0.84mm；隔离地孔23钻孔231直径为0.2mm，对应的焊盘232直径为0.46mm；相邻N信号管脚和P信号管脚中心距c＝1.2mm；结构单元间间距d＝2.0mm；
N/P信号管脚21和隔离地孔22中心距a大于等于0.6mm；GND管脚22和隔离地孔23中心距b大于等于0.8mm。
其中，在相同输出幅值下，相比25G-NRZ信号，56G-PAM4信号的信噪比有9dB的恶化，通过上述封装优化结构可以通过串扰的优化弥补信号编码方式改变带来的信噪比恶化，使现有25G连接器不改变PCB封装的情况下，实现56G-PAM4信号的传输。
通过以上描述可以看出，在本实用新型的技术方案中，通过在高速连接器PCB封装结构的相邻结构单元之间部署隔离地孔，且隔离地孔部署在N/P信号管脚之间或/和左右两侧，降低了高速连接器PCB封装结构的N/P信号管脚之间的信号串扰。
本领域技术人员在考虑说明书及实践这里公开的实用新型后，将容易想到本实用新型的其它实施方案。本申请旨在涵盖本实用新型的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本实用新型的一般性原理并包括本实用新型未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本实用新型的真正范围和精神由本申请的权利要求指出。
应当理解的是，本实用新型并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本实用新型的范围仅由所附的权利要求来限制。
Claims (8)
1.一种高速连接器印制电路板封装结构，包括多个结构单元，同一结构单元内包括多对N/P信号管脚，每对N/P信号管脚两侧设有GND管脚，其特征在于，所述高速连接器印制电路板封装结构还包括隔离地孔；其中：
所述隔离地孔部署于相邻结构单元之间，且部署在N/P信号管脚之间或左右两侧。
2.根据权利要求1所述的高速连接器印制电路板封装结构，其特征在于，相邻结构单元之间部署有一行隔离地孔；
所述隔离地孔部署在相邻结构单元中的其中一个结构单元的每对N/P信号管脚之间或/和左右两侧。
3.根据权利要求1所述的高速连接器印制电路板封装结构，其特征在于，相邻结构单元之间部署有两行隔离地孔；
所述隔离地孔分别部署在该相邻的两个结构单元中的每对N/P信号管脚之间或/和左右两侧。
4.根据权利要求2或3所述的高速连接器印制电路板封装结构，其特征在于，对于任一对上侧和下侧均部署有隔离地孔的N/P信号管脚，该对N/P信号管脚走线的一侧的隔离地孔部署于该对N/P信号管脚的左右两侧。
5.根据权利要求1所述的高速连接器印制电路板封装结构，其特征在于，所述高速连接器PCB封装结构的最上侧的结构单元的上侧或/和最下层的结构单元的下侧部署有隔离地孔，且隔离地孔部署在每对N/P信号管脚之间或/和左右两侧。
6.根据权利要求1所述的高速连接器印制电路板封装结构，其特征在于，所述隔离地孔钻孔直径为0.2mm，对应的焊盘直径为0.46mm。
7.根据权利要求1所述的高速连接器印制电路板封装结构，其特征在于，所述N/P信号管脚与相邻隔离地孔的中心距大于等于0.6mm。
8.根据权利要求1所述的高速连接器印制电路板封装结构，其特征在于，所述GND管脚与相邻隔离地孔的中心距大于等于0.8mm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201721055441.7U CN207201069U (zh) | 2017-08-22 | 2017-08-22 | 一种高速连接器印制电路板封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201721055441.7U CN207201069U (zh) | 2017-08-22 | 2017-08-22 | 一种高速连接器印制电路板封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN207201069U true CN207201069U (zh) | 2018-04-06 |
Family
ID=61794284
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201721055441.7U Active CN207201069U (zh) | 2017-08-22 | 2017-08-22 | 一种高速连接器印制电路板封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN207201069U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110324962A (zh) * | 2019-07-18 | 2019-10-11 | 广州兴森快捷电路科技有限公司 | 降低pcb差分线插入损耗的方法 |
-
2017
- 2017-08-22 CN CN201721055441.7U patent/CN207201069U/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110324962A (zh) * | 2019-07-18 | 2019-10-11 | 广州兴森快捷电路科技有限公司 | 降低pcb差分线插入损耗的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101872908B (zh) | 高速信号连接器 | |
| CA2709965C (en) | Method and system for reducing common mode signal generation within a plug/jack connection | |
| CN2520045Y (zh) | 模块连接器 | |
| CN101276231A (zh) | 带有用于高速信号传输的软性扁平电缆的电子设备 | |
| US7708564B2 (en) | Method and apparatus for providing symmetrical signal return path in differential systems | |
| CN210130003U (zh) | 一种端口隔离结构 | |
| CN107482331A (zh) | 一种平行pcb板间表贴安装的高速电连接器 | |
| CN207201069U (zh) | 一种高速连接器印制电路板封装结构 | |
| CN102781177A (zh) | 印刷电路板钻孔加工的方法、印刷电路板及通信设备 | |
| CN101151775B (zh) | 以太网连接器 | |
| EP3092571A1 (en) | Electrical isolation in serial communication | |
| KR20220062054A (ko) | 커넥터, 전자 기기 및 오픈 플러그가능형 ops 기기 | |
| CN204217212U (zh) | Pcb板结构 | |
| CN205488650U (zh) | 连接器系统 | |
| CN109417521A (zh) | 低功率多电平驱动器 | |
| CN114430608A (zh) | 一种印制电路板及背板架构系统、通信设备 | |
| CN101814471B (zh) | 互连结构 | |
| CN107548226B (zh) | 一种印刷电路板制备工艺和印刷电路板 | |
| EP1113497A3 (en) | Semiconductor package with conductor impedance selected during assembly | |
| CN105070704B (zh) | 一种提高多通道信号间隔离度的布线结构 | |
| Luo et al. | A 36Gb/s ACCI multi-channel bus using a fully differential pulse receiver | |
| CN207021431U (zh) | 一种网络用pcb板三组件插芯 | |
| US7052288B1 (en) | Two piece mid-plane | |
| CN208190998U (zh) | 一种跨层差分对线路的pcb结构 | |
| CN219164710U (zh) | 一种带通信功能的多通道蓝牙耳机老化电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |