CN206789549U - 一种二维半导体负电容场效应管 - Google Patents
一种二维半导体负电容场效应管 Download PDFInfo
- Publication number
- CN206789549U CN206789549U CN201720603921.6U CN201720603921U CN206789549U CN 206789549 U CN206789549 U CN 206789549U CN 201720603921 U CN201720603921 U CN 201720603921U CN 206789549 U CN206789549 U CN 206789549U
- Authority
- CN
- China
- Prior art keywords
- negative capacitance
- dimensional semiconductor
- metal
- prepared
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
本专利公开了一种二维半导体负电容场效应管。器件结构自下而上依次为衬底、二维半导体、金属源漏电极、具有负电容效应的铁电栅电介质和金属栅电极。首先在衬底上制备过渡金属硫族化合物二维半导体，运用电子束光刻技术结合剥离工艺制备金属源漏电极，在该结构上制备具有负电容效应的铁电薄膜，最后在该薄膜上制备金属栅电极，形成铁电调控的二维半导体负电容场效应器件结构。区别于其它二维半导体负电容场效应器件结构，该金属‑铁电‑半导体结构可实现高性能的负电容场效应器件。电学测试结果表明，此类器件的亚阈值摆幅远小于60mV/dec，突破了玻尔兹曼极限，该类二维半导体负电容场效应器件同时具备极低功耗、高速翻转等特点。
Description
技术领域
本专利涉及一种低功耗的低维半导体电子器件，具体指一种基于铁电材料调控的二维半导体材料负电容场效应管。
背景技术
随着集成电路技术的发展，该技术已经广泛应用于各类电子产品，由于集成度的不断提高，在电子产品性能提高的同时，降低功耗也是电子产品发展的必然趋势。在摩尔定律的牵引下，传统的场效应晶体管器件尺寸不断缩小、集成度不断提高，从而使得芯片的功耗不断增加。然而，由于传统场效应晶体管基于热载流子扩散导通机制，导致其无法克服玻尔兹曼极限，即器件的亚阈值摆幅(SS)在室温下无法突破60mV/dec。因此若不能开发出新的机制及措施来进一步降低器件亚阈值摆幅，集成电路将无法遵循摩尔定律继续发展，更重要的是其功耗也无法进一步降低。Salahuddin和Datta曾指出，利用铁电材料代替传统场效应晶体管中的栅电介质材料，可以有效地提高器件中半导体沟道的表面势，使其大于外加栅电压，即实现电压放大效果。该电压放大效果即利用了铁电材料的负电容效应。亚阈值摆幅的计算公式为：SS＝dVG/d(logISD)＝(dVG/dψS)/dψS/d(logISD)＝(1+CS/Cins)(kT/q)ln10，其中VG为栅电压，ISD为源漏电流，ψS为半导体沟道表面电势，CS为沟道半导体电容，Cins为栅电介质电容，k为玻尔兹曼常数，T为温度，q为电子电荷。由该公式可知，(kT/q)ln10项在室温下约为60mV/dec，因此若使得SS小于60mV/dec，则关键取决于(1+CS/Cins)项。而传统场效应晶体管中CS和Cins都为正值，导致(1+CS/Cins)永远无法小于1，SS也就无法小于60mV/dec。而铁电材料的负电容效应可使铁电电容为负值，即CF<0。因此将铁电材料代替传统栅电介质材料，即用CF来代替Cins，即可实现(1+CS/CF)<1，最终使SS在室温下低于60mV/dec。
近年来，二维材料由于其独特的物理特性受到关注，并被广泛的应用到场效应晶体管器件的研发。石墨烯是二维材料研究的起源及代表材料，然而由于石墨烯的零带隙特点导致其无法应用在逻辑电子器件中。而以二硫化钼(MoS2)为代表的过渡金属硫族化合物具有1-2eV的带隙，为其应用到逻辑电子器件中提供了良好的基础。过渡金属硫族化合物同样具有低维特性，可以极大地降低器件尺寸，如单层MoS2的厚度仅为0.7nm，Desai等人就利用MoS2和纳米线(1nm)成功制备出目前世界上尺寸最小的场效应晶体管器件[Science354,99(2016)]。且MoS2的迁移率可达几十至上百cm2·V-1·s-1[Nature Nanotechnology6,147(2011)]。上述二维半导体的优异性能为其在未来逻辑电子器件的应用中提供机遇。
基于二维半导体材料的场效应晶体管器件的栅电介质材料大多为二氧化硅(SiO2)、三氧化二铝(Al2O3)和二氧化铪(HfO2)等。其工作原理仍为热载流子扩散导通机制。此类器件尽管实现了小尺度，然而高集成度引发的功耗仍然无法解决，器件亚阈值摆幅仍无法突破60mV/dec，同样面临功耗-性能-尺度相互制约的难题。基于上述理由，针对二维半导体材料在逻辑电子器件中的应用，迫切需要通过结构和工作机制等方面的改进，不仅实现小尺寸器件，更能够在最大程度上降低器件亚阈值摆幅，最终降低器件的功耗。
为解决上述问题，本专利提出了一种二维半导体负电容场效应管及制备方法。该器件将聚偏氟乙烯基铁电聚合物代替传统的栅电介质材料，利用聚偏氟乙烯基铁电聚合物的负电容效应，制备二维材料负电容场效应晶体管器件。该二维材料负电容场效应器件的源漏电流变化4个数量级时，亚阈值摆幅可低至24.3mV/dec。McGuire等人在2016年报道了类似结构的场效应晶体管器件[Applied Physics Letters 109,093101(2016)]。但与他们的结构不同，我们所提出的二维半导体材料负电容场效应器件为金属-铁电-半导体结构，同时在聚偏氟乙烯基铁电聚合物厚度低至50nm时，器件仍具备低于60mV/dec的亚阈值摆幅。
发明内容
本专利提出了一种二维半导体负电容场效应管，为二维材料场效应晶体管器件在未来超快速、低功耗逻辑电子器件领域的应用开辟道路。
上述专利将铁电材料代替二维材料场效应晶体管器件中的传统栅电介质材料，利用铁电材料的负电容效应调控二维半导体材料，形成二维半导体负电容场效应器件，可实现小尺寸、超快速、低功耗的逻辑电子器件。
本专利指一种二维半导体负电容场效应管及制备方法，其特征在于，器件结构自下而上一次为：
-衬底1，
-氧化物层2、
-二维半导体材料3、
-金属源极4、金属漏极5、
-具有负电容效应的铁电栅电介质层6
-金属栅电极7，
其中衬底1为重掺杂的硅衬底，厚度0.3-0.5毫米；
其中氧化物层2为二氧化硅，厚度285±5纳米；
其中二维半导体材料3为过渡金属硫族化合物，厚度从1层至10层分子；
其中金属源极4、金属漏极5为铬和金电极，铬厚度为5-10纳米，金厚度为30-50纳米；
其中具有负电容效应的铁电栅电介质层6为聚偏氟乙烯基铁电聚合物薄膜，厚度为50-300纳米；
其中金属栅电极7为铝金属电极，厚度为9-12纳米。
本专利指一种二维半导体负电容场效应管及制备方法，其特征在于器件制备包括以下步骤：
1)氧化物层制备
在重掺杂硅衬底上通过热氧化法制备氧化物层二氧化硅，厚度为285±5纳米。
2)过渡金属硫族化合物二维半导体制备及转移
采用机械剥离转移方法将过渡金属硫族化合物二维半导体材料转移至氧化物层二氧化硅表面。
3)过渡金属硫族化合物二维半导体源漏电极的制备
采用电子束曝光技术，结合热蒸发金属及剥离工艺制备金属源极4，漏极5，形成背栅结构过渡金属硫族化合物二维材料场效应结构器件；电极为铬、金，厚度分别为5-10纳米，30-50纳米。
4)具有负电容效应的聚偏氟乙烯基铁电栅电介质层制备
在制备好的背栅器件上运用旋涂方法制备具有负电容效应的聚偏氟乙烯基铁电聚合物聚偏二氟乙烯(P(VDF-TrFE))铁电栅电介质层，并在110℃-140℃温度下退火4-6小时保证铁电薄膜的结晶特性和负电容特性，该具有负电容效应的聚偏氟乙烯基铁电栅电介质层薄膜的厚度50-300纳米。
5)金属栅电极的制备
在具有负电容效应的铁电栅电介质层6上制备金属栅电极7，通过热蒸发金属结合负胶紫外光刻及氩离子刻蚀方法获得特定图形结构的电极图形。金属栅电极材料为铝，厚度为9-12纳米。
聚偏氟乙烯基铁电聚合物聚偏二氟乙烯(P(VDF-TrFE))具有负电容效应这一结论早已被证实，该负电容效应通常发生在被极化后的P(VDF-TrFE)的极化方向翻转180度的瞬间，在这一瞬间可使得二维半导体材料的表面电势ΨS大于外加栅电压VG。该电压放大效应可使二维半导体沟道的载流子浓度及类型产生快速的变化，即器件在非常短的时间内由开态转变为关态，或由关态转变为开态。由于二维材料的低维特性，不仅可以有效地降低器件尺寸，还可以使器件在较小的源漏偏压(<0.2V)下正常工作。器件在工作时的电压分布示意图如图2所示，在源漏偏压为0.1V时，二维半导体沟道材料为二硫化钼，P(VDF-TrFE)的厚度为50nm和200nm时的转移特性曲线如图3(a)和3(b)所示，二维半导体沟道材料为二硒化钼，P(VDF-TrFE)的厚度为300nm时的转移特性曲线如图3(c)所示。
本专利专利的优点在于：本专利基于二维半导体材料场效应晶体管器件结构，利用聚偏氟乙烯基铁电材料聚偏二氟乙烯(P(VDF-TrFE))的负电容效应，将P(VDF-TrFE)代替传统二维材料场效应晶体管中的栅电介质材料，制备二维材料负电容场效应器件。由于P(VDF-TrFE)的负电容效应可以对外加栅压产生放大效应，进一步加强了对二维半导体材料中载流子及能带的调控，从而大大降低了器件的亚阈值摆幅，提高了器件的开关速率，降低了器件的整体功耗。此外，器件还具备高开关比、稳定性好、结构简单、容易制备等特点。
附图说明
图1为二维半导体负电容场效应管结构截面示意图。
图中：1衬底，2氧化物层、3二维半导体材料、4金属源极、5金属漏极、6具有负电容效应的铁电栅电介质层、7金属栅电极。
图2二维半导体负电容场效应管工作时的电压分布示意图。
图中：(a)二维半导体负电容场效应管结构截面示意图；(b)器件在工作时的电压分布示意图，其中VG栅电压、VSD源漏偏置电压、ΨS二维半导体沟道表面电势、CF具有负电容效应的铁电栅电介质电容、CS二维半导体沟道电容。
图3二维半导体材料负电容场效应管应用实例。
图中：(a)在源漏偏压为0.1V，二维半导体沟道材料为二硫化钼(MoS2)，P(VDF-TrFE)的厚度为50nm时的转移特性曲线；(b)在源漏偏压为0.1V，二维半导体沟道材料为MoS2，P(VDF-TrFE)的厚度为200nm时的转移特性曲线；(c)在源漏偏压为0.1V，二维半导体沟道材料为二硒化钼(MoSe2)，P(VDF-TrFE)的厚度为300nm时的转移特性曲线。
具体实施方式
实例1：
下面结合附图对本专利的实例1作详细说明：
本专利研制了二维半导体负电容场效应管。利用P(VDF-TrFE)铁电聚合物材料的负电容效应对外加栅压产生放大效果，加强对二维半导体材料载流子及能带的调控，从而可以有效地降低场效应晶体管器件的亚阈值摆幅，提高器件翻转速率，降低器件的整体功耗。
具体步骤如下：
1.衬底选择
选用厚度0.5毫米的重掺杂p型硅做为衬底。
2.氧化物介质层制备
通过热氧化法在硅衬底表面，氧化制备285±5纳米厚度二氧化硅。
3.二维半导体材料制备与转移
用胶带将过渡金属硫族化合物MoS2晶体进行机械剥离，后将其转移至SiO2/Si衬底上，MoS2厚度选择1个分子层。
4.源极、漏极制备
利用电子束光刻方法制备源极、漏极电极图形；利用热蒸发技术制备金属电极，铬5纳米，金30纳米；结合剥离方法，剥离金属膜，获得源极、漏极电极，沟道宽度为1微米。
5.具有负电容效应的铁电栅电介质层制备
在制备好的背栅器件上运用旋涂方法制备具有负电容效应的P(VDF-TrFE)铁电栅电介质层，并在130℃温度下退火4小时保证P(VDF-TrFE)的结晶特性和负电容特性，P(VDF-TrFE)铁电功能层薄膜的厚度为50纳米。
6.金属栅电极制备
首先在铁电栅电介质层上通过热蒸发技术制备9纳米金属铝，再采用负胶紫外光刻及氩离子刻蚀方法获得特定图形结构电极图形。
7.电学测试
在源极和漏极之间施加微小恒定0.1V的偏置电压，检测二维半导体MoS2的沟道电流，栅电压扫描范围为-13V至13V，栅电压扫描方向为从负到正再到负。测量器件的转移特性，其中亚阈值摆幅为51.2mV/dec，如图3(a)所示。可以看到，该器件的源漏偏置电压小于0.2V，同时亚阈值摆幅低于60mV/dec。结果说明本发明一种二维半导体负电容场效应管采用二维半导体材料MoS2为沟道时，可以实现负电容场效应管功能，能够有效地降低器件亚阈值摆幅，提高器件开关速率，降低器件功耗。
实例2：
下面结合附图对本专利的实例2作详细说明：
本专利研制了二维半导体负电容场效应管。利用P(VDF-TrFE)铁电聚合物材料的负电容效应对外加栅压产生放大效果，加强对二维半导体材料载流子及能带的调控，从而可以有效地降低场效应晶体管器件的亚阈值摆幅，提高器件翻转速率，降低器件的整体功耗。
具体步骤如下：
5.衬底选择
选用厚度0.5毫米的重掺杂p型硅做为衬底。
6.氧化物介质层制备
通过热氧化法在硅衬底表面，氧化制备285±5纳米厚度二氧化硅。
7.二维半导体材料制备与转移
用胶带将过渡金属硫族化合物MoS2晶体进行机械剥离，后将其转移至SiO2/Si衬底上，MoS2厚度选择5个分子层。
8.源极、漏极制备
利用电子束光刻方法制备源极、漏极电极图形；利用热蒸发技术制备金属电极，铬8纳米，金40纳米；结合剥离方法，剥离金属膜，获得源极、漏极电极，沟道宽度为1微米。
5.具有负电容效应的铁电栅电介质层制备
在制备好的背栅器件上运用旋涂方法制备具有负电容效应的P(VDF-TrFE)铁电栅电介质层，并在135℃温度下退火5小时保证P(VDF-TrFE)的结晶特性和负电容特性，P(VDF-TrFE)铁电功能层薄膜的厚度为200纳米。
8.金属栅电极制备
首先在铁电栅电介质层上通过热蒸发技术制备10纳米金属铝，再采用负胶紫外光刻及氩离子刻蚀方法获得特定图形结构电极图形。
9.电学测试
在源极和漏极之间施加微小恒定0.1V的偏置电压，检测二维半导体MoS2的沟道电流，栅电压扫描范围为-30V至30V，栅电压扫描方向为从负到正再到负。测量器件的转移特性，其中亚阈值摆幅为29.6mV/dec，如图3(b)所示。可以看到，该器件的源漏偏置电压小于0.2V，同时亚阈值摆幅低于60mV/dec。结果说明本发明一种二维半导体负电容场效应管采用二维半导体材料MoS2为沟道时，可以实现负电容场效应管功能，能够有效地降低器件亚阈值摆幅，提高器件开关速率，降低器件功耗。
实例3：
下面结合附图对本专利的实例3作详细说明：
本专利研制了一种二维半导体负电容场效应管。利用P(VDF-TrFE)铁电聚合物材料的负电容效应对外加栅压产生放大效果，加强对二维半导体材料载流子及能带的调控，从而可以有效地降低场效应晶体管器件的亚阈值摆幅，提高器件翻转速率，降低器件的整体功耗。
具体步骤如下：
1.衬底选择
选用厚度0.5毫米的重掺杂p型硅做为衬底。
2.氧化物介质层制备
通过热氧化法在硅衬底表面，氧化制备285±5纳米厚度二氧化硅。
3.二维半导体材料制备与转移
用胶带将过渡金属硫族化合物MoSe2晶体进行机械剥离，后将其转移至SiO2/Si衬底上，MoSe2厚度选择10个分子层。
4.源极、漏极制备
利用电子束光刻方法制备源极、漏极电极图形；利用热蒸发技术制备金属电极，铬10纳米，金50纳米；结合剥离方法，剥离金属膜，获得源极、漏极电极，沟道宽度为5微米。
5.具有负电容效应的铁电栅电介质层制备
在制备好的背栅器件上运用旋涂方法制备具有负电容效应的P(VDF-TrFE)铁电栅电介质层，并在140℃温度下退火6小时保证P(VDF-TrFE)的结晶特性和负电容特性，P(VDF-TrFE)铁电功能层薄膜的厚度为300纳米。
6.金属栅电极制备
首先在铁电栅电介质层上通过热蒸发技术制备12纳米金属铝，再采用负胶紫外光刻及氩离子刻蚀方法获得特定图形结构电极图形。
7.电学测试
在源极和漏极之间施加微小恒定0.1V偏置电压，检测二维半导体MoSe2的沟道电流，栅电压的扫描范围为-40V至40V，栅电压扫描方向为从负到正再到负。测量器件的转移特性，其中转移特性曲线的亚阈值摆幅为24.3mV/dec，如图3(c)所示。可以看到，该器件的源漏偏置电压小于0.2V，同时亚阈值摆幅低于60mV/dec。结果说明本专利一种二维半导体负电容场效应管采用二维半导体材料MoSe2为沟道时，可以实现负电容场效应管功能，能够有效地降低器件亚阈值摆幅，提高器件开关速率，降低器件功耗。
Claims (1)
1.一种二维半导体负电容场效应管，器件结构自下而上依次为：衬底(1)、氧化物层(2)、过渡金属硫族化合物二维半导体材料(3)、金属源极(4)、金属漏极(5)、具有负电容效应的铁电栅电介质层(6)和金属栅电极(7)，其特征在于：
所述的衬底(1)为重掺杂的硅衬底；
所述的氧化物层(2)为二氧化硅，厚度285±5纳米；
所述的二维半导体材料(3)为过渡金属硫族化合物，厚度1层至10层分子；
所述的金属源极(4)和金属漏极(5)为铬和金电极，下层铬厚度为5-10纳米，上层金厚度为30-50纳米；
所述的具有负电容效应的铁电栅电介质层(6)为聚偏氟乙烯基铁电聚合物薄膜，厚度为50-300纳米；
所述的金属栅电极(7)材料为金属铝，厚度为9-12纳米；
所述的金属源极(4)和金属漏极(5)之间所加的偏置电压小于0.2V，亚阈值摆幅小于60mV/dec。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201720603921.6U CN206789549U (zh) | 2017-05-27 | 2017-05-27 | 一种二维半导体负电容场效应管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201720603921.6U CN206789549U (zh) | 2017-05-27 | 2017-05-27 | 一种二维半导体负电容场效应管 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN206789549U true CN206789549U (zh) | 2017-12-22 |
Family
ID=60713410
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201720603921.6U Active CN206789549U (zh) | 2017-05-27 | 2017-05-27 | 一种二维半导体负电容场效应管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN206789549U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107195681A (zh) * | 2017-05-27 | 2017-09-22 | 中国科学院上海技术物理研究所 | 一种二维半导体负电容场效应管及制备方法 |
| CN113871302A (zh) * | 2021-12-02 | 2021-12-31 | 上海集成电路制造创新中心有限公司 | N型二硒化钨负电容场效应晶体管及其制备方法 |
-
2017
- 2017-05-27 CN CN201720603921.6U patent/CN206789549U/zh active Active
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107195681A (zh) * | 2017-05-27 | 2017-09-22 | 中国科学院上海技术物理研究所 | 一种二维半导体负电容场效应管及制备方法 |
| CN113871302A (zh) * | 2021-12-02 | 2021-12-31 | 上海集成电路制造创新中心有限公司 | N型二硒化钨负电容场效应晶体管及其制备方法 |
| CN113871302B (zh) * | 2021-12-02 | 2022-03-11 | 上海集成电路制造创新中心有限公司 | N型二硒化钨负电容场效应晶体管及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107195681A (zh) | 一种二维半导体负电容场效应管及制备方法 | |
| CN106356405B (zh) | 异质结碳纳米管场效应晶体管及其制备方法 | |
| Tu et al. | Uniform high-k amorphous native oxide synthesized by oxygen plasma for top-gated transistors | |
| CN105762281A (zh) | 一种铁电局域场增强型二维半导体光电探测器及制备方法 | |
| Saeidi et al. | Negative capacitance field effect transistors; capacitance matching and non-hysteretic operation | |
| CN104766888A (zh) | 高介电常数栅介质复合沟道场效应晶体管及其制备方法 | |
| CN205723636U (zh) | 一种铁电局域场增强型二维半导体光电探测器 | |
| CN206789549U (zh) | 一种二维半导体负电容场效应管 | |
| Ma et al. | Recent advances in flexible solution-processed thin-film transistors for wearable electronics | |
| Huang et al. | High drive and low leakage current MBC FET with channel thickness 1.2 nm/0.6 nm | |
| Wolff et al. | Solution processed inverter based on zinc oxide nanoparticle thin-film transistors with poly (4-vinylphenol) gate dielectric | |
| JP2006526273A (ja) | チャネル材料として絶縁体−半導体相転移物質膜を利用した電界効果トランジスタ及びその製造方法 | |
| CN107644878B (zh) | 反相器及其制作方法 | |
| Liu et al. | Ferroelectric field-effect transistors for logic and in-situ memory applications | |
| Chung et al. | Low-voltage and short-channel pentacene field-effect transistors with top-contact geometry using parylene-C shadow masks | |
| Arunprathap et al. | Fabrication of thin film transistor using high K dielectric materials | |
| Meng et al. | Polarizable Nonvolatile Ferroelectric Gating in Monolayer MoS2 Phototransistors | |
| CN113224143B (zh) | 基于二硫化钨/锑化镓结型场效应晶体管及其制备方法 | |
| Jiang et al. | Dual-gate MoS 2 FET with a coplanar-gate engineering | |
| KR102288241B1 (ko) | 스페이서 층이 있는 이종 접합 기반의 음미분저항 소자 | |
| Xie et al. | Low Resistance Ohmic Contact to P-type Monolayer WSe2 | |
| Srikanth et al. | Emerging Two Dimensional Channel Materials for MOSFETs: A Review | |
| Mitra et al. | Gate-tunable negative differential resistance in multifunctional van der Waals heterostructure | |
| Ahmed et al. | Physically based analytical modeling of 2D electrostatic potential for symmetric and asymmetric double gate junctionless field effect transistors in subthreshold region | |
| Liau et al. | Investigation of field-effect transistors fabricated by metal-ion-doped nano-titania using sol–gel technique |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |