CN206728024U - 模拟可编程的olt收发一体芯片 - Google Patents

模拟可编程的olt收发一体芯片 Download PDF

Info

Publication number
CN206728024U
CN206728024U CN201720571273.0U CN201720571273U CN206728024U CN 206728024 U CN206728024 U CN 206728024U CN 201720571273 U CN201720571273 U CN 201720571273U CN 206728024 U CN206728024 U CN 206728024U
Authority
CN
China
Prior art keywords
input
pin
chip
connection
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn - After Issue
Application number
CN201720571273.0U
Other languages
English (en)
Inventor
李景虎
范樟
涂航辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen EOchip Semiconductor Co Ltd
Original Assignee
Fujian Siayuan Billion Semiconductor Ltd By Share Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujian Siayuan Billion Semiconductor Ltd By Share Ltd filed Critical Fujian Siayuan Billion Semiconductor Ltd By Share Ltd
Priority to CN201720571273.0U priority Critical patent/CN206728024U/zh
Application granted granted Critical
Publication of CN206728024U publication Critical patent/CN206728024U/zh
Withdrawn - After Issue legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Amplifiers (AREA)

Abstract

模拟可编程的OLT收发一体芯片，属于集成电路和光通信领域，本实用新型为解决传统基于GPON和EPON的OLT端光模块的限幅放大器和激光驱动器功能都是有两颗电路芯片来实现，导致生产成本高、周期长的问题。本实用新型包括两种方案：第一种基于EPON设计，发射机阈值配置方式，通过芯片外部的电阻来调整芯片内部所需的阈值大小，该方式被称为模拟可编程，接收机中的LOS信号判断通过芯片内部模块自动复位。第二种基于GPON设计，发射机阈值配置方式亦为模拟可编程，接收机中的LOS信号判断可以通过芯片内部模块自动复位，也可以通过芯片外部RESET信号配合相应的外围电路完成手动复位，并拥有LOS与SD信号输出选择引脚。

Description

模拟可编程的OLT收发一体芯片
技术领域
本实用新型属于集成电路和光通信领域，本实用新型模拟可编程OLT收发一体芯片是基于EPON和GPON的OLT端收发一体芯片。OLT(optical line terminal，光线路终端)，EPON(Ethernet Passive Optical Network，以太网无源光网络)，GPON(Gigabit-CapablePassive Optical Network，无源光网络)。
背景技术
在光通信局端设备OLT中，突发LA(限幅放大器)完成对上一级TIA(跨阻放大器)传送来的不同幅度电信号进行限幅放大。LA中还包含LOS(Loss of Signal，光信号丢失)模块，判断LA输入信号是噪声还是符合要求的电平信号并作出关断或者开启主通道的操作。连续LD(激光驱动器)将电信号的数据流转化为调制电流驱动激光器发光传递光信号。LD中包含阈值配置模块配合APC(自动光功率控制)和ATC(自动温度控制)模块完成对LD的反馈控制。GPON技术的分光数要大于EPON技术的分光数，并且上行下行速度各有不同，因此出现了基于GPON的OLT光模块和基于EPON的光模块。传统基于GPON和EPON的OLT端光模块的限幅放大器和激光驱动器功能都是由两颗电路芯片来实现，这在很大程度上提高了用户的生产成本和周期。
实用新型内容
本实用新型目的是为了解决传统基于GPON和EPON的OLT端光模块的限幅放大器和激光驱动器功能都是有两颗电路芯片来实现，导致生产成本高、周期长的问题，提供了两种模拟可编程的OLT收发一体芯片，以降低客户的生产成本，提高生产效率。
本实用新型所述模拟可编程的OLT收发一体芯片包括两种技术方案。
第一种方案所述模拟可编程的OLT收发一体芯片是基于EPON设计的，所述模拟可编程的OLT收发一体芯片包括发射机和接收机，
所述发射机包括输入缓冲器Buffer、电流放大器X1、电流放大器X2、电流放大器X3、电流放大器X4、压控电流源VCCS1、温控电流源TCCS2、压控电流源VCCS3、条件开关switch2、NPN晶体管Q1～Q5和跨阻放大器A0；
输入缓冲器Buffer正相输入端连接芯片引脚发射机正输入端TX_INP，其反相输入端连接芯片引脚发射机负输入端TX_INN；
输入缓冲器Buffer正相输出端连接NPN晶体管Q2基极，其反相输出端连接NPN晶体管Q1基极；
NPN晶体管Q1的集电极连接芯片引脚发射机正输出端TX_OUTP；
NPN晶体管Q2的集电极连接芯片引脚发射机负输出端TX_OUTN；
NPN晶体管Q1的发射极同时连接NPN晶体管的Q2的发射极、电流放大器X1的输入端；
电流放大器X1的输出端连接压控电流源VCCS1的正端；
压控电流源VCCS1的负端同时连接其压控信号端和芯片引脚MOD_SET，该引脚用于设置恒定调制电流部分；
条件开关switch2的控制端连接芯片引脚TEMP_TH，该引脚用于设置温度补偿门限；
条件开关switch2的正端连接电流放大器X2的一个输出端；
条件开关switch2的负端连接温控电流源TCCS2的正端；
温控电流源TCCS2的温控端连接环境温度；
电流放大器X2的输入端连接芯片引脚MODT_COMP，该引脚的外部电阻用于设置超出温度门限时的调制电流温度系数；
电流放大器X2的另一个输出端连接电流放大器X3的第一个输入端；
电流放大器X3的第二个输入端连接芯片引脚MODB_COMP，该引脚用来设置基于偏置的调制电流补偿；
电流放大器X3的第三个输入端连接芯片引脚I_BIAS，该引脚为外部的激光器L0提供偏置电流；
电流放大器X3的输出端连接NPN晶体管Q3的集电极；NPN晶体管Q3的基极连接跨阻放大器A0的输出端；
压控电流源VCCS3的负端同时连接其压控信号端、电流放大器X4的输入端和芯片引脚APC_SET，该引脚用于设置所需的平均光功率；
电流放大器X4的输出端同时连接跨阻放大器A0的输入端和NPN晶体管Q4的集电极；
NPN晶体管Q4的基极同时连接NPN晶体管Q5的基极、NPN晶体管Q5的集电极和芯片引脚I_MON，该引脚用于监测光电二极管输入；
压控电流源VCCS3的正端连接VDD；
温控电流源TCCS2的负端、NPN晶体管Q3的发射极、NPN晶体管Q4的发射极、NPN晶体管Q5的发射极同时连接GND；
所述接收机包括限幅放大器LA、带switch开关的输出缓冲器Buffer0、运算放大器Level Detect、电压比较器COMP1、反相器Inverter；电阻Rref和电流源I1；
限幅放大器LA的正相输入端连接芯片引脚接收机正输入端RX_INP，其反相输入端连接芯片引脚接收机负输入端RX_INN；
限幅放大器LA的正相输出端同时连接输出缓冲器Buffer0的正相输入端和运算放大器Level Detect的正相输入端；
限幅放大器LA的反相输出端同时连接输出缓冲器Buffer0的反相输入端和运算放大器Level Detect的反相输入端；
运算放大器Level Detect的输出端连接电压比较器COMP1的反相输入端；
电压比较器COMP1的正相输入端连接芯片内部判决LOS信号的阈值电压引脚LOSTH；
电压比较器COMP1的输出端连接芯片LOS信号输出引脚；
反相器Inverter的输入端连接接收机使能信号引脚EN；该引脚与芯片LOS信号输出引脚连接；
反相器Inverter的输出端连接输出缓冲器Buffer0内部的switch开关；
输出缓冲器Buffer0的正相输出端连接芯片引脚接收机正输出端RX_OUTP；
输出缓冲器Buffer0的反相输出端连接芯片引脚接收机负输出端RX_OUTN；
电阻Rref的一端同时连接电流源I1正端和芯片参考电压引脚Vref；
电阻Rref的另一端连接电源VDD；
电流源I1的负端连接地。
第二种方案所述模拟可编程的OLT收发一体芯片是基于GPON设计的，所述模拟可编程的OLT收发一体芯片包括发射机和接收机，
所述发射机包括输入缓冲器Buffer、电流放大器X1、电流放大器X2、电流放大器X3、电流放大器X4、压控电流源VCCS1、温控电流源TCCS2、压控电流源VCCS3、条件开关switch2、NPN晶体管Q1～Q5和跨阻放大器A0；
输入缓冲器Buffer正相输入端连接芯片引脚发射机正输入端TX_INP，其反相输入端连接芯片引脚发射机负输入端TX_INN；
输入缓冲器Buffer正相输出端连接NPN晶体管Q2基极，其反相输出端连接NPN晶体管Q1基极；
NPN晶体管Q1的集电极连接芯片引脚发射机正输出端TX_OUTP；
NPN晶体管Q2的集电极连接芯片引脚发射机负输出端TX_OUTN；
NPN晶体管Q1的发射极同时连接NPN晶体管的Q2的发射极、电流放大器X1的输入端；
电流放大器X1的输出端连接压控电流源VCCS1的正端；
压控电流源VCCS1的负端同时连接其压控信号端和芯片引脚MOD_SET，该引脚用于设置恒定调制电流部分；
条件开关switch2的控制端连接芯片引脚TEMP_TH，该引脚用于设置温度补偿门限；
条件开关switch2的正端连接电流放大器X2的一个输出端；
条件开关switch2的负端连接温控电流源TCCS2的正端；
温控电流源TCCS2的温控端连接环境温度；
电流放大器X2的输入端连接芯片引脚MODT_COMP，该引脚的外部电阻用于设置在超出温度门限时的调制电流温度系数；
电流放大器X2的另一个输出端连接电流放大器X3的第一个输入端；
电流放大器X3的第二个输入端连接芯片引脚MODB_COMP，该引脚用来设置基于偏置的调制电流补偿；
电流放大器X3的第三个输入端连接芯片引脚I_BIAS，该引脚为外部的激光器L0提供偏置电流；
电流放大器X3的输出端连接NPN晶体管Q3的集电极；NPN晶体管Q3的基极连接跨阻放大器A0的输出端；
压控电流源VCCS3的负端同时连接其压控信号端、电流放大器X4的输入端和芯片引脚APC_SET，该引脚用于设置所需的平均光功率；
电流放大器X4的输出端同时连接跨阻放大器A0的输入端和NPN晶体管Q4的集电极；
NPN晶体管Q4的基极同时连接NPN晶体管Q5的基极、NPN晶体管Q5的集电极和芯片引脚I_MON，该引脚用于监测光电二极管输入；
压控电流源VCCS3的正端连接VDD；
温控电流源TCCS2的负端、NPN晶体管Q3的发射极、NPN晶体管Q4的发射极、NPN晶体管Q5的发射极同时连接GND；
所述接收机包括幅放大器LA、输出缓冲器Buffer0、运算放大器Level Detect、电压比较器COMP1、反相器Inverter、选择器S、输出缓冲器Buffer1、同或门B、或门D、与门E；电容C1、电容C2、电阻R6、电阻R7、电阻R12、电阻R13、开关switch3、开关switch4；电阻Rref和电流源I1；
限幅放大器LA的正相输入端连接芯片引脚接收机正输入端RX_INP，其反相输入端连接芯片引脚接收机负输入端RX_INN；
限幅放大器LA的正相输出端同时连接输出缓冲器Buffer0的正相输入端和运算放大器Level Detect的正相输入端；
限幅放大器LA的反相输出端同时连接输出缓冲器Buffer0的反相输入端和运算放大器Level Detect的反相输入端；
运算放大器Level Detect的输出连接电压比较器COMP1的反相输入端；
电压比较器COMP1的正相输入端连接芯片内部判决LOS信号的阈值电压引脚LOSTH；
电压比较器COMP1的输出端连接与门E的一个输入端；与门E的另一输入端连接芯片自动复位引脚AUTO RESET；与门E的输出端连接或门D的一个输入端；
或门D的另一个输入端连接芯片手动复位引脚RESET；
或门D输出对输入到接收机的电平信号幅度判决结果，或门D的输出端同时连接反相器Inverter的输入端和选择器S的LOS信号端；
反相器Inverter的输出端连接选择器S的SD信号端；
选择器S的通道选择开关switch1同时连接同或门B的一个输入端和芯片外部电平选择引脚LOS/SDSEL；
选择器S的输出端连接输出缓冲器Buffer1的输入端；
输出缓冲器Buffer1的输出端连接芯片判决结果引脚LOS/SD；
同或门B的另一输入端连接芯片引脚JAM，该引脚连接芯片判决结果引脚LOS/SD；
同或门B的输出端连接输出缓冲器Buffer0内部的switch开关；
电阻Rref的一端同时连接电流源I1正端和芯片参考电压引脚Vref；
电阻Rref的另一端连接电源VDD；
电流源I1的负端连接地；
电容C1的一端连接跨阻放大器TIA的一个输出端；
电容C2的一端连接跨阻放大器TIA的另一个输出端；
电容C1的另一端同时连接电阻R7的一端、电阻R13的一端和芯片引脚接收机正输入RX_INP；
电容C2的另一端同时连接电阻R6的一端、电阻R12的一端和芯片引脚接收机负输入RX_INN；
芯片参考电压引脚Vref同时连接电阻R12的另一端、电阻R13的另一端、开关switch3的一端和开关switch4的一端；
开关switch3的另一端连接电阻R6的另一端；
开关switch4的另一端连接电阻R7的另一端；
复位信号线RESET同时连接芯片手动复位引脚RESET、开关switch3的控制端和开关switch4的控制端。
本实用新型的有益效果是：提出基于GPON的模拟可编程的OLT收发一体芯片电路结构和一种基于EPON的模拟可编程的OLT收发一体芯片电路结构，可以减少模块厂商所需芯片数量，显著提高生产效率，并降低成本。为了满足基于GPON技术严格的时序要求，在基于GPON的模拟可编程的OLT收发一体芯片内部的接收机LOS响应模块中置入快速手动复位RESET功能以缩短数据传输等待时间。
附图说明
图1是基于EPON的模拟可编程的OLT收发一体芯片。
图2是基于GPON的模拟可编程的OLT收发一体芯片。
图3是基于GPON的模拟可编程的OLT收发一体芯片关键的外围电路。
具体实施方式
具体实施方式一：下面结合图1说明本实施方式，本实施方式所述模拟可编程的OLT收发一体芯片为基于EPON的模拟可编程OLT收发一体芯片，其结构如图1所示，该芯片设置了外部电阻R1～R5，其与芯片的连接关系及功能为：
外部电阻R1的一端连接芯片引脚MOD_SET，该引脚用于设置恒定调制电流部分；
外部电阻R2的一端连接芯片引脚TEMP_TH，该引脚用于设置温度补偿门限；
外部电阻R3的一端连接芯片引脚MODT_COMP，该引脚的外部电阻设置在超出温度门限时的调制电流温度系数；
外部电阻R4的一端连接芯片引脚MODB_COMP，该引脚用来设置基于偏置的调制电流补偿；
外部电阻R5的一端连接芯片引脚APC_SET，该引脚用于设置所需的平均光功率；
外部电阻R1-R5的另一端同时连接地。
本实施方式芯片的工作原理为：
光纤通讯中使用到的激光器必须在阈值附近偏置，以便电流迅速地增加来接通激光器，因此激光驱动器必须提供一个偏置电流Ibias和一个调制电流Imod。对于激光器的温度变化和老化，一般需要一个自适应偏置电流Ibias，而调制电流Imod通常是常数。
数据流从芯片引脚TX_INP和TX_INN输入到缓冲器Buffer的正负输入端，缓冲器Buffer的两输出端分别连接NPN晶体管Q1和Q2的基极，来控制两晶体管的导通、关断和在它们的集电极交替产生电流来控制芯片外部的激光器L0的发光和熄灭。总的调制电流Imod即为NPN晶体管Q1和Q2的发射极电流。激光器L0所发出的光被监测光电二极管D0接收并产生监视电流Imon。
压控电流源VCCS1所产生的电流可以表示为：
IC1经过电流放大器X1的倍数放大后得到了调制电流Imod(本实施方式中电流放大器X1的放大系数为400)。通过式子(1)保持V1电压值不变(其中V1为芯片内部提供的压控电流源VCCS1的基准电压)，改变外部电阻R1大小，将可以调整阈值调制电流Imod大小。
压控电流源VCCS3所产生的电流可以表示为：
Ic3经过电流放大器X4的倍数放大后得到了激光器平均光功率对应的监测光电二极管D0所应该产生的电流Iapcset(本实施方式中电流放大器X4的放大系数为1/2)。通过式子(2)保持V3电压值不变(其中V3为芯片内部提供的压控电流源VCCS3的基准电压)，改变外部电阻R5阻值，将可以调整阈值平均光功率监测电流Iapcset。实际监测电流Imon从芯片引脚I_MON流入芯片内部，经过NPN晶体管Q4、Q5的电流镜像，在NPN晶体管Q4的集电极产生与Imon大小相等的电流。当实际平均光功率不足时，即Iapcset大于Imon多余的电流经过跨阻放大器的放大，增大NPN晶体管Q3的基极电压电流，从而增大NPN晶体管Q3的集电极电流IQ3_C，该集电极电流为原偏置电流Ibias一部分，增大后的原偏置电流Ibias经过电流放大器X3的倍数放大后成为现偏置电流IBIAS(本实施方式中电流放大器X3的放大系数为K)，使得平均光功率上升达到理想值。当平均光功率过高时，即Iapcset小于Imon缺少的电流向跨阻放大器A0抽取，减小了NPN晶体管Q3的基极电压电流，从而减小NPN晶体管Q3的集电极电流IQ3_C，该集电极电流为原偏置电流Ibias一部分，减小后的原偏置电流Ibias经过电流放大器X3的K倍数放大后成为现偏置电流IBIAS，使得平均光功率下降达到理想值。芯片引脚MODB_COMP所连接的外部电阻R4可以用来调整放大系数K的大小。
芯片引脚TEMP_TH所连接的外部电阻R2用来调节温度补偿门限TTH，当环境温度T＞TTH时温控开关switch2开启，温控电流源TCCS2所流过的电流IC2为环境温度T与温度门限TTH的差值乘以电流放大器X2的放大系数TC，芯片引脚MODT_COMP所连接的外部电阻R3用来调整放大系数TC的大小。
通过激光器L0的总电流可以表示为：
基于EPON的模拟可编程OLT收发一体芯片中的发射机阈值配置方式，即通过芯片的外部电阻R1-R5来调整芯片内部的所需的阈值大小，最终得到合理的激光器L0总电流。
接收机中LA的正相与反相两输入端接收来自上一级TIA(跨阻放大器)的输出电压，经过LA的一定增益放大，放大后的电压传送给电平检测器Level Detect，进行电平检测。通过调节芯片外部电阻R0的阻值，得到不同的LOS阈值电压，该电压传送给电压比较器COMP1的正相输入端。
1、如果电平检测器Level Detect的输出端电压(即电压比较器COMP1的反相输入端电压)小于LOS阈值电压，电压比较器COMP1将输出高电平，芯片引脚LOS为高电平，与之连接的芯片引脚EN也为高电平。该高电平信号经过反相器Inverter输出低电平控制主通道中的输出缓冲器Buffer0中的使能开关switch关闭主通道的数据传送。
2、如果电平检测器Level Detect的输出端电压(即电压比较器COMP1的反相输入端电压)大于LOS阈值电压，电压比较器COMP1将输出低电平，芯片引脚LOS为低电平，与之连接的芯片引脚EN也为低电平。该低电平信号经过反相器Inverter输出高电平控制主通道中的输出缓冲器Buffer0中的使能开关switch开启主通道的数据传送。
芯片引脚Vref对LA的两输入端所连接的电容C1、C2下拉到地进行电荷泄放，达到重建直流工作点的作用。
具体实施方式二：下面结合图2和图3说明本实施方式，本实施方式所述OLT收发一体芯片为基于GPON的模拟可编程OLT收发一体芯片，芯片主体结构如图2所示，其关键外围电路如图3所示，该芯片设置了外部电阻R1～R5，其与芯片的连接关系及功能为：
外部电阻R1的一端连接芯片引脚MOD_SET，该引脚用于设置恒定调制电流部分；
外部电阻R2的一端连接芯片引脚TEMP_TH，该引脚用于设置温度补偿门限；
外部电阻R3的一端连接芯片引脚MODT_COMP，该引脚的外部电阻设置在超出温度门限时的调制电流温度系数；
外部电阻R4的一端连接芯片引脚MODB_COMP，该引脚用来设置基于偏置的调制电流补偿；
外部电阻R5的一端连接芯片引脚APC_SET，该引脚用于设置所需的平均光功率；
外部电阻R1-R5的另一端同时连接地。
本实施方式芯片工作原理为：
光纤通讯中使用到的激光器必须在阈值附近偏置，以便电流迅速地增加来接通激光器，因此激光驱动器必须提供一个偏置电流Ibias和一个调制电流Imod。对于激光器的温度变化和老化，一般需要一个自适应偏置电流Ibias，而调制电流Imod通常是常数。
数据流从芯片引脚TX_INP和TX_INN输入到缓冲器Buffer的正负输入端，缓冲器Buffer的两输出端分别连接NPN晶体管Q1和Q2的基极，来控制两晶体管的导通、关断和在它们的集电极交替产生电流来控制芯片外部的激光器L0的发光和熄灭。总的调制电流Imod即为NPN晶体管Q1和Q2的发射极电流。激光器L0所发出的光被监测光电二极管D0接收并产生监视电流Imon。
压控电流源VCCS1所产生的电流可以表示为：
IC1经过电流放大器X1的倍数放大后得到了调制电流Imod(本实施方式中电流放大器X1的放大系数为400)。通过式子(1)保持V1电压值不变(其中V1为芯片内部提供的压控电流源VCCS1的基准电压)，改变外部电阻R1大小，将可以调整阈值调制电流Imod大小。
压控电流源VCCS3所产生的电流可以表示为：
Ic3经过电流放大器X4的倍数放大后得到了激光器平均光功率对应的监测光电二极管D0所应该产生的电流Iapcset(本实施方式中电流放大器X4的放大系数为1/2)。通过式子(2)保持V3电压值不变(其中V3为芯片内部提供的压控电流源VCCS3的基准电压，)，改变外部电阻R5阻值，将可以调整阈值平均光功率监测电流Iapcset。实际监测电流Imon从芯片引脚I_MON流入芯片内部，经过NPN晶体管Q4、Q5的电流镜像，在NPN晶体管Q4的集电极产生与Imon大小相等的电流。当实际平均光功率不足时，即Iapcset大于Imon多余的电流经过跨阻放大器的放大，增大NPN晶体管Q3的基极电压电流，从而增大NPN晶体管Q3的集电极电流IQ3_C，该集电极电流为原偏置电流Ibias一部分，增大后的原偏置电流Ibias经过电流放大器X3的倍数放大后成为现偏置电流IBIAS(本实施方式中电流放大器X3的放大系数为K)，使得平均光功率上升达到理想值。当平均光功率过高时，即Iapcset小于Imon缺少的电流向跨阻放大器A0抽取，减小了NPN晶体管Q3的基极电压电流，从而减小NPN晶体管Q3的集电极电流IQ3_C，该集电极电流为原偏置电流Ibias一部分，减小后的原偏置电流Ibias经过电流放大器X3的K倍数放大后成为现偏置电流IBIAS，使得平均光功率下降达到理想值。芯片引脚MODB_COMP所连接的外部电阻R4可以用来调整放大系数K的大小。
芯片引脚TEMP_TH所连接的外部电阻R2用来调节温度补偿门限TTH，当环境温度T＞TTH时温控开关switch2开启，温控电流源TCCS2所流过的电流IC2为环境温度T与温度门限TTH的差值乘以电流放大器X2的放大系数TC，芯片引脚MODT_COMP所连接的外部电阻R3用来调整放大系数TC的大小。
通过激光器L0的总电流可以表示为：
基于EPON的模拟可编程OLT收发一体芯片中的发射机阈值配置方式，即通过芯片的外部电阻R1-R5来调整芯片内部的所需的阈值大小，最终得到合理的激光器L0总电流。
接收机中LA的正相与反相两输入端接收来自上一级TIA(跨阻放大器)的输出电压，经过LA的一定增益放大，放大后的电压传送给电平检测器Level Detect，进行电平检测。通过调节芯片外部电阻R0的阻值，得到不同的LOS阈值电压，该电压传送给电压比较器COMP1的反相端。芯片引脚LOS/SDSEL连接外部电压来调整高低电平以控制内部选择器S的通道选择。
1、当芯片引脚LOS/SDSEL为低电平，通道选择器S的LOS通道导通且同或门B的一输入端亦为低电平。
①如果电平检测器Level Detect的输出端电压(即电压比较器COMP1的反相输入端电压)大于LOS阈值电压，电压比较器COMP1输出低电平。
无论芯片引脚AUTO RESET是高电平还是低电平，与门E的输出都会是低电平，芯片引脚RESET在该情况下不会出现高电平，只能是低电平，使得或门D输出低电平即选择器S的LOS信号线为低电平。选择器S的输出为低电平，缓冲器Buffer1的输出为低电平，芯片引脚LOS/SD也为低电平。芯片引脚LOS/SD通过芯片外部导线连接至芯片引脚JAM，最终同或门B的两输入都为低电平并且输出高电平，控制输出缓冲器Buffer0内部使能开关switch开启主通道的数据传送。
②如果电平检测器Level Detect的输出端电压(即电压比较器COMP1的反相输入端电压)小于LOS阈值电压，电压比较器COMP1输出高电平。
当芯片引脚AUTO RESET为低电平，则与门E的输出为高电平，芯片引脚RESET所对应的或门D输入信号速度快于其另一输入即与门E的输出；当芯片引脚RESET为低电平时，或门D响应与门E的输出且输出为高电平该过程具有较长的响应时间，在或门D响应与门E的高电平之前，如果芯片引脚RESET突然为高电平，或门D将响应芯片引脚RESET的高电平输入且输出高电平该过程具有较短的响应时间。
当芯片引脚AUTO RESET为高电平时，与门E的输出为低电平，芯片内部的AUTORESET功能关闭，只响应手动复位RESET信号，只有当芯片引脚RESET为高电平时，或门D快速的响应自动复位信号RESET并输出高电平。
当最终选择器S的LOS信号输入为高电平，选择器S的输出为高电平，缓冲器Buffer1的输出为高电平，芯片引脚LOS/SD也为高电平。芯片引脚LOS/SD通过芯片外部导线连接至芯片引脚JAM，最终同或门B的两输入分别为高低电平并且输出低电平，控制输出缓冲器Buffer0内部使能开关switch关闭主通道的数据传送。
2、当芯片引脚LOS/SDSEL为高电平，通道选择器S的SD通道导通且同或门B的一输入端亦为高电平。
①如果电平检测器Level Detect的输出端即电压比较器COMP1的反相输入端电压大于LOS阈值电压，电压比较器COMP1输出低电平。
无论芯片引脚AUTO RESET是高电平还是低电平，与门E的输出都会是低电平，芯片引脚RESET在该情况下不会出现高电平，只能是低电平，使得或门D输出低电平。选择器S的SD信号线为高电平。选择器S的输出为高电平，缓冲器Buffer1的输出为高电平，芯片引脚LOS/SD也为高电平。芯片引脚LOS/SD通过芯片外部导线连接至芯片引脚JAM，最终同或门B的两输入都为高电平并且输出高电平，控制输出缓冲器Buffer0内部使能开关switch开启主通道的数据传送。
②如果电平检测器Level Detect的输出端电压(即电压比较器COMP1的反相输入端电压)小于LOS阈值电压，电压比较器COMP1输出高电平。
当芯片引脚AUTO RESET为低电平，则与门E的输出为高电平，芯片引脚RESET所对应的或门D输入信号速度快于其另一输入即与门E的输出；当芯片引脚RESET为低电平时，或门D响应与门E的输出且输出为高电平该过程具有较长的响应时间，在或门D响应与门E的高电平之前，如果芯片引脚RESET突然为高电平，或门D将响应芯片引脚RESET的高电平输入且输出高电平该过程具有较短的响应时间。
当芯片引脚AUTO RESET为高电平时，与门E的输出为低电平，芯片内部的AUTORESET功能关闭，只响应手动复位RESET信号，只有当芯片引脚RESET为高电平时，或门D快速的响应自动复位信号RESET并输出高电平。
当最终选择器S的SD信号输入为低电平，选择器S的输出为低电平，缓冲器Buffer1的输出为低电平，芯片引脚LOS/SD为高电平。芯片引脚LOS/SD通过芯片外部导线连接至芯片引脚JAM，最终同或门B的两输入分别为高低电平并且输出低电平，控制输出缓冲器Buffer0内部使能开关switch并关闭主通道的数据传送。
芯片引脚Vref对LA两输入端的所连接的电容C1、C2进行电荷泄放，当复位信号线RESET为0时，开关switch3和开关switch4关断，电容上的电荷通过电阻R12、R13(大阻值)缓慢的泄放到地；当复位信号线RESET为1时，开关switch3和开关switch4开启，电容上的电荷通过电阻R6、R7(小阻值)快速的泄放到地；达到重建直流工作点的作用。
芯片使用人员可以通过调整芯片引脚LOS/SDSEL的高低电平，以选择LOS信号线还是SD信号线。当接收机接受完数据后，芯片可以通过内部模块检测电平信号，做出关断输出缓冲器Buffer0的操作，也可以通过芯片引脚RESET的高电平快速的关断输出缓冲器Buffer0。

Claims (2)

1.模拟可编程的OLT收发一体芯片，其特征在于，该芯片为基于EPON的模拟可编程的OLT收发一体芯片，包括发射机和接收机，
所述发射机包括输入缓冲器Buffer、电流放大器X1、电流放大器X2、电流放大器X3、电流放大器X4、压控电流源VCCS1、温控电流源TCCS2、压控电流源VCCS3、条件开关switch2、NPN晶体管Q1～Q5和跨阻放大器A0；
输入缓冲器Buffer正相输入端连接芯片引脚发射机正输入端TX_INP，其反相输入端连接芯片引脚发射机负输入端TX_INN；
输入缓冲器Buffer正相输出端连接NPN晶体管Q2基极，其反相输出端连接NPN晶体管Q1基极；
NPN晶体管Q1的集电极连接芯片引脚发射机正输出端TX_OUTP；
NPN晶体管Q2的集电极连接芯片引脚发射机负输出端TX_OUTN；
NPN晶体管Q1的发射极同时连接NPN晶体管的Q2的发射极、电流放大器X1的输入端；
电流放大器X1的输出端连接压控电流源VCCS1的正端；
压控电流源VCCS1的负端同时连接其压控信号端和芯片引脚MOD_SET，该引脚用于设置恒定调制电流部分；
条件开关switch2的控制端连接芯片引脚TEMP_TH，该引脚用于设置温度补偿门限；
条件开关switch2的正端连接电流放大器X2的一个输出端；
条件开关switch2的负端连接温控电流源TCCS2的正端；
温控电流源TCCS2的温控端连接环境温度；
电流放大器X2的输入端连接芯片引脚MODT_COMP，该引脚的外部电阻用于设置超出温度门限时的调制电流温度系数；
电流放大器X2的另一个输出端连接电流放大器X3的第一个输入端；
电流放大器X3的第二个输入端连接芯片引脚MODB_COMP，该引脚用来设置基于偏置的调制电流补偿；
电流放大器X3的第三个输入端连接芯片引脚I_BIAS，该引脚为外部的激光器L0提供偏置电流；
电流放大器X3的输出端连接NPN晶体管Q3的集电极；NPN晶体管Q3的基极连接跨阻放大器A0的输出端；
压控电流源VCCS3的负端同时连接其压控信号端、电流放大器X4的输入端和芯片引脚APC_SET，该引脚用于设置所需的平均光功率；
电流放大器X4的输出端同时连接跨阻放大器A0的输入端和NPN晶体管Q4的集电极；
NPN晶体管Q4的基极同时连接NPN晶体管Q5的基极、NPN晶体管Q5的集电极和芯片引脚I_MON，该引脚用于监测光电二极管输入；
压控电流源VCCS3的正端连接VDD；
温控电流源TCCS2的负端、NPN晶体管Q3的发射极、NPN晶体管Q4的发射极、NPN晶体管Q5的发射极同时连接GND；
所述接收机包括限幅放大器LA、带switch开关的输出缓冲器Buffer0、运算放大器LevelDetect、电压比较器COMP1、反相器Inverter；电阻Rref和电流源I1；
限幅放大器LA的正相输入端连接芯片引脚接收机正输入端RX_INP，其反相输入端连接芯片引脚接收机负输入端RX_INN；
限幅放大器LA的正相输出端同时连接输出缓冲器Buffer0的正相输入端和运算放大器Level Detect的正相输入端；
限幅放大器LA的反相输出端同时连接输出缓冲器Buffer0的反相输入端和运算放大器Level Detect的反相输入端；
运算放大器Level Detect的输出端连接电压比较器COMP1的反相输入端；
电压比较器COMP1的正相输入端连接芯片内部判决LOS信号的阈值电压引脚LOSTH；
电压比较器COMP1的输出端连接芯片LOS信号输出引脚；
反相器Inverter的输入端连接接收机使能信号引脚EN；该引脚与芯片LOS信号输出引脚连接；
反相器Inverter的输出端连接输出缓冲器Buffer0内部的switch开关；
输出缓冲器Buffer0的正相输出端连接芯片引脚接收机正输出端RX_OUTP；
输出缓冲器Buffer0的反相输出端连接芯片引脚接收机负输出端RX_OUTN；
电阻Rref的一端同时连接电流源I1正端和芯片参考电压引脚Vref；
电阻Rref的另一端连接电源VDD；
电流源I1的负端连接地。
2.模拟可编程的OLT收发一体芯片，其特征在于，该芯片为基于GPON的模拟可编程OLT收发一体芯片，包括发射机和接收机，
所述发射机包括输入缓冲器Buffer、电流放大器X1、电流放大器X2、电流放大器X3、电流放大器X4、压控电流源VCCS1、温控电流源TCCS2、压控电流源VCCS3、条件开关switch2、NPN晶体管Q1～Q5和跨阻放大器A0；
输入缓冲器Buffer正相输入端连接芯片引脚发射机正输入端TX_INP，其反相输入端连接芯片引脚发射机负输入端TX_INN；
输入缓冲器Buffer正相输出端连接NPN晶体管Q2基极，其反相输出端连接NPN晶体管Q1基极；
NPN晶体管Q1的集电极连接芯片引脚发射机正输出端TX_OUTP；
NPN晶体管Q2的集电极连接芯片引脚发射机负输出端TX_OUTN；
NPN晶体管Q1的发射极同时连接NPN晶体管的Q2的发射极、电流放大器X1的输入端；
电流放大器X1的输出端连接压控电流源VCCS1的正端；
压控电流源VCCS1的负端同时连接其压控信号端和芯片引脚MOD_SET，该引脚用于设置恒定调制电流部分；
条件开关switch2的控制端连接芯片引脚TEMP_TH，该引脚用于设置温度补偿门限；
条件开关switch2的正端连接电流放大器X2的一个输出端；
条件开关switch2的负端连接温控电流源TCCS2的正端；
温控电流源TCCS2的温控端连接环境温度；
电流放大器X2的输入端连接芯片引脚MODT_COMP，该引脚的外部电阻用于设置在超出温度门限时的调制电流温度系数；
电流放大器X2的另一个输出端连接电流放大器X3的第一个输入端；
电流放大器X3的第二个输入端连接芯片引脚MODB_COMP，该引脚用来设置基于偏置的调制电流补偿；
电流放大器X3的第三个输入端连接芯片引脚I_BIAS，该引脚为外部的激光器L0提供偏置电流；
电流放大器X3的输出端连接NPN晶体管Q3的集电极；NPN晶体管Q3的基极连接跨阻放大器A0的输出端；
压控电流源VCCS3的负端同时连接其压控信号端、电流放大器X4的输入端和芯片引脚APC_SET，该引脚用于设置所需的平均光功率；
电流放大器X4的输出端同时连接跨阻放大器A0的输入端和NPN晶体管Q4的集电极；
NPN晶体管Q4的基极同时连接NPN晶体管Q5的基极、NPN晶体管Q5的集电极和芯片引脚I_MON，该引脚用于监测光电二极管输入；
压控电流源VCCS3的正端连接VDD；
温控电流源TCCS2的负端、NPN晶体管Q3的发射极、NPN晶体管Q4的发射极、NPN晶体管Q5的发射极同时连接GND；
所述接收机包括幅放大器LA、输出缓冲器Buffer0、运算放大器Level Detect、电压比较器COMP1、反相器Inverter、选择器S、输出缓冲器Buffer1、同或门B、或门D、与门E；电容C1、电容C2、电阻R6、电阻R7、电阻R12、电阻R13、开关switch3、开关switch4；电阻Rref和电流源I1；
限幅放大器LA的正相输入端连接芯片引脚接收机正输入端RX_INP，其反相输入端连接芯片引脚接收机负输入端RX_INN；
限幅放大器LA的正相输出端同时连接输出缓冲器Buffer0的正相输入端和运算放大器Level Detect的正相输入端；
限幅放大器LA的反相输出端同时连接输出缓冲器Buffer0的反相输入端和运算放大器Level Detect的反相输入端；
运算放大器Level Detect的输出连接电压比较器COMP1的反相输入端；
电压比较器COMP1的正相输入端连接芯片内部判决LOS信号的阈值电压引脚LOSTH；
电压比较器COMP1的输出端连接与门E的一个输入端；与门E的另一输入端连接芯片自动复位引脚AUTO RESET；与门E的输出端连接或门D的一个输入端；
或门D的另一个输入端连接芯片手动复位引脚RESET；
或门D输出对输入到接收机的电平信号幅度判决结果，或门D的输出端同时连接反相器Inverter的输入端和选择器S的LOS信号端；
反相器Inverter的输出端连接选择器S的SD信号端；
选择器S的通道选择开关switch1同时连接同或门B的一个输入端和芯片外部电平选择引脚LOS/SDSEL；
选择器S的输出端连接输出缓冲器Buffer1的输入端；
输出缓冲器Buffer1的输出端连接芯片判决结果引脚LOS/SD；
同或门B的另一输入端连接芯片引脚JAM，该引脚连接芯片判决结果引脚LOS/SD；
同或门B的输出端连接输出缓冲器Buffer0内部的switch开关；
电阻Rref的一端同时连接电流源I1正端和芯片参考电压引脚Vref；
电阻Rref的另一端连接电源VDD；
电流源I1的负端连接地；
电容C1的一端连接跨阻放大器TIA的一个输出端；
电容C2的一端连接跨阻放大器TIA的另一个输出端；
电容C1的另一端同时连接电阻R7的一端、电阻R13的一端和芯片引脚接收机正输入RX_INP；
电容C2的另一端同时连接电阻R6的一端、电阻R12的一端和芯片引脚接收机负输入RX_INN；
芯片参考电压引脚Vref同时连接电阻R12的另一端、电阻R13的另一端、开关switch3的一端和开关switch4的一端；
开关switch3的另一端连接电阻R6的另一端；
开关switch4的另一端连接电阻R7的另一端；
复位信号线RESET同时连接芯片手动复位引脚RESET、开关switch3的控制端和开关switch4的控制端。
CN201720571273.0U 2017-05-22 2017-05-22 模拟可编程的olt收发一体芯片 Withdrawn - After Issue CN206728024U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201720571273.0U CN206728024U (zh) 2017-05-22 2017-05-22 模拟可编程的olt收发一体芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201720571273.0U CN206728024U (zh) 2017-05-22 2017-05-22 模拟可编程的olt收发一体芯片

Publications (1)

Publication Number Publication Date
CN206728024U true CN206728024U (zh) 2017-12-08

Family

ID=60513326

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201720571273.0U Withdrawn - After Issue CN206728024U (zh) 2017-05-22 2017-05-22 模拟可编程的olt收发一体芯片

Country Status (1)

Country Link
CN (1) CN206728024U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106953697A (zh) * 2017-05-22 2017-07-14 福建亿芯源半导体股份有限公司 模拟可编程的olt收发一体芯片

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106953697A (zh) * 2017-05-22 2017-07-14 福建亿芯源半导体股份有限公司 模拟可编程的olt收发一体芯片
CN106953697B (zh) * 2017-05-22 2023-03-14 厦门亿芯源半导体科技有限公司 模拟可编程的olt收发一体芯片

Similar Documents

Publication Publication Date Title
CN106851443A (zh) Olt收发一体芯片
CN101702489B (zh) 一种电吸收调制激光器的偏置电路及其调试方法
CN104508977B (zh) 具有增大动态范围的跨阻放大器（tia）及其光器件
CN106953696A (zh) 兼容8472协议、数字可编程的olt收发一体芯片
WO2011099598A1 (ja) 光信号断検出回路および光受信器
CN106953697A (zh) 模拟可编程的olt收发一体芯片
JP5864025B2 (ja) バースト光受信器、バースト光受信器のａｐｄのバイアス電圧制御方法
Morita et al. 8.2 A 12× 5 two-dimensional optical I/O array for 600Gb/s chip-to-chip interconnect in 65nm CMOS
CN105684304A (zh) 跨阻放大器电路
CN206629220U (zh) Olt收发一体芯片
US20230388011A1 (en) 10G Rate OLT Terminal Transceiver Integrated Chip Based on XGPON with EML Laser
US20230388022A1 (en) 10G Rate OLT Terminal Transceiver Integrated Chip Based on XGSPON with EML Laser
CN102868439A (zh) 实现olt光模块管脚复用的控制系统
US11942985B2 (en) 10G rate OLT terminal transceiver integrated chip based on XGSPON with DFB laser
US20230388682A1 (en) 10G Rate OLT Terminal Transceiver Integrated Chip Based on XGPON with DFB Laser
CN206728024U (zh) 模拟可编程的olt收发一体芯片
WO2014010515A1 (ja) 光受信器および受光電流モニタ方法
CN102638734B (zh) 高速突发光接收机前端电路
CN102185647B (zh) 一种光电流监控装置
CN206759460U (zh) 兼容8472协议、数字可编程的olt收发一体芯片
CN103368640B (zh) 扩展光模块数字诊断监控改进系统
CN105813344A (zh) 一种光模块的光功率控制系统及其控制方法
Li et al. A 106 Gb/s 2.5 V ppd Linear Microring Modulator Driver with Integrated Photocurrent Sensor in 28nm CMOS
CN103904542B (zh) 一种可用于突发模式的激光驱动器双闭环控制方法
US20170373651A1 (en) Trans-impedance amplifier arrangement and control module

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200818

Address after: Unit 102, No. 1742, Gangzhong Road, Xiamen City, Fujian Province

Patentee after: XIAMEN EOCHIP SEMICONDUCTOR TECHNOLOGY Co.,Ltd.

Address before: Aofong road Taijiang District Fuzhou city Fujian province 350009 No. 184-186 garden Yijing No. 3 4 floor two unit 66

Patentee before: FUJIAN EOCHIP SEMICONDUCTOR Co.,Ltd.

AV01 Patent right actively abandoned
AV01 Patent right actively abandoned
AV01 Patent right actively abandoned

Granted publication date: 20171208

Effective date of abandoning: 20230314

AV01 Patent right actively abandoned

Granted publication date: 20171208

Effective date of abandoning: 20230314