CN206489552U

CN206489552U - 一种图像数据存储系统

Info

Publication number: CN206489552U
Application number: CN201720054473.9U
Authority: CN
Inventors: 邓海; 宋平
Original assignee: Aisino Corp
Current assignee: Aisino Corp
Priority date: 2017-01-17
Filing date: 2017-01-17
Publication date: 2017-09-12
Anticipated expiration: 2027-01-17

Abstract

本实用新型实施例提供了一种图像数据存储系统，包括图像数据存储控制装置，第一存储器和第二存储器，图像数据存储控制装置用于在所接收的图像数据的采集速度超过阈值时，将所接收的图像数据缓存到第一存储器，并将缓存到第一存储器的图像数据同步到第二存储器，其中，第一存储器的读写速度大于等于图像数据的采集速度。实现了大容量图像数据的高速存储，在对采集到的图像数据进行完整存储的情况下，保证了图像数据存储的实时性。

Description

一种图像数据存储系统

技术领域

本实用新型涉及图像数据处理领域，尤其涉及一种图像数据存储系统。

背景技术

随着人们对于图像质量要求的不断提高，以及图像传感器技术的快速发展，相机，摄像机，扫描仪等图像采集设备的分辨率和对图像的采集速度都大幅提升，因此，对图像的存储能力提出了越来越高的要求。

高分辨率的图像采集设备或者高速图像采集设备采集了图像信息后，其相应的接收机会瞬时接收到大量的图像数据，对于这些高速率大容量的数据，后续的处理电路往往没有足够的带宽进行实时处理，导致数据读取不全甚至读取不到数据，进而影响图像数据的处理。

实用新型内容

本实用新型的实施例提供了一种图像数据存储系统，实现了大容量图像数据的高速存储，在对采集到的图像数据进行完整存储的情况下，保证了图像数据存储的实时性，解决了现有技术中因处理电路没有足够的带宽处理大容量的数据而导致的数据读取不全甚至读取不到数据的问题。

为达到上述目的，本实用新型的实施例采用如下技术方案：

本实用新型提供了一种图像数据存储系统，包括图像数据存储控制装置，第一存储器和第二存储器，图像数据存储控制装置用于在所接收的图像数据的采集速度超过阈值时，将所接收的图像数据缓存到第一存储器，并将缓存到第一存储器的图像数据同步到第二存储器，其中，第一存储器的读写速度大于等于图像数据的采集速度。

本本实用新型实施例提供的数据存储系统通过采用先将图像采集设备采集的数据暂时缓存到读写速度快的存储器，再同步到容量大的存储器中的存储方案，在针对高速大容量的图像数据的存储方面，有存储速度快，存储数据完整的明显优势，弥补了图像采集装置的后续处理电路的带宽不足的问题。

附图说明

为了更清楚地说明本实用新型实施例的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本实用新型实施例提供的一种图像数据存储系统的结构图；

图2为本实用新型实施例提供的两种存储器之间的数据同步示意图；

图3为本实用新型实施例提供的FPGA的部分电路结构示意图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

前面的描述中也提到，图像采集装置的后续处理电路往往没有足够的带宽对采集到的图像数据进行实时处理，可能导致图像数据的丢失。针对上述问题，本申请实施例提出了一种新的图像数据存储系统，以便在采集完图像数据后，对图像数据进行快速且完整的存储，为对图像数据进行分析，得到所需的正确结果提供了保障。

如图1所示，本申请提供的一种图像数据存储系统包括图像数据存储控制装置，第一存储器和第二存储器，图像数据存储控制装置用于在所接收的图像数据的采集速度超过阈值时，将所接收的图像数据缓存到第一存储器，并将缓存到第一存储器的图像数据同步到第二存储器，其中，第一存储器的读写速度大于等于图像数据的采集速度。

一方面，因为本申请的一个目的是为了能够快速地存储图像数据，因此，上述的第一存储器可选用读写速度快的存储器，比如，第一存储器选择同步动态随机存取存储器SDRAM(Synchronous Dynamic Random Access Memory),根据高分辨率图像采集设备的实际分辨率大小，或者根据高速图像采集设备的实际采集速度，可以选择双倍速率同步动态随机存取存储器DDR SDRAM(Double Data Rate Synchronous Dynamic Random AccessMemory)、或者DDR2 SDRAM，或者DDR3 SDRAM，或者DDR4 SDRAM，此处对同步动态随机存储器的类型不作具体限定，只要所选择的存储器类型的同步时钟与图像采集设备的采集频率相适应即可。采用读写速度大于等于图像数据采集速度的存储器对图像数据进行暂时缓存，一是可以将采集到的图像数据快速地写入第一存储器，以保证图像数据能被实时处理；二是因为第一存储器的读写速度大于图像采集的速度，可以使采集到的全部图像数据均写入第一存储器，保证了图像数据存储的完整性。

另一方面，因为本申请的另一个目的是为了能够完整地存储图像数据，前面已经提到了，采用第一存储器进行缓存能够保证图像数据缓存过程中的完整性，同时考虑到第一存储器若选用同步动态随机存取存储器的话，同步动态随机存取存储器需要不断地刷新来保证数据不丢失，即断电会丢失数据，因此，需要选用容量大的存储器来将第一存储器中的图像数据同步到其中；综上，上述的第二存储器要选择断电不丢失数据的存储器，比如NAND FLASH，NAND FLASH比较适合大量数据的存储，且断电不丢失数据。

由于第一存储器的读写速度快，属于高速存储的存储器，第二存储器的读写速度比第一存储器的读写速度小，两个存储器进行数据传输时要进行数据同步。可选地，上述的图像数据存储控制装置包括存储器同步电路，用于将第一存储器中的图像数据同步到第二存储器中。该同步电路包括读取控制模块，写入控制模块以及数据同步模块。读取控制模块在第一存储器的当前读取周期内，将图像数据从第一存储器中读取出来，再有同步电路中的写入控制模块将读取出来的图像数据写入到第二存储器中。

本申请实施例以第一存储器为DDR3 SDRAM，第二存储器为NAND FLASH为例描述数据同步过程，如图2所示。存储同步电路中的读取控制模块控制DDR3 SDRAM的读操作，写入控制模块控制NAND FLASH中的写操作，数据同步模块处理DDR3 SDRAM和NAND FLASH的数据同步问题。在DDR3 SDRAM的一个读取周期内，存储在其内的图像数据被读取控制模块读取后，由写入控制模块写入到NAND FLASH中。在这期间，数据同步模块对第二存储器的写入状态进行实时检测，也就是说，检测从DDR3 SDRAM读取出来的图像数据是否完全被写入到了NAND FLASH中，如果未完成写入，则保持DDR3 SDRAM的当前读取周期，如果完成了写入，则进入DDR3 SDRAM的下一个读取周期。

需要说明的是，在图像数据存储控制装置接收的图像数据的采集速度在阈值范围内时，由该图像数据存储控制装置控制将图像数据直接存储到第二存储器中，即不需要经过缓存步骤。

可选地，图像数据存储控制装置可以选用现场可编辑门阵列FPGA(Field－Programmable Gate Array)，其部分电路结构图如图3中的框图所示。

包括图像传感器驱动，数据同步，FLASH驱动，ISA总线接口，DDR3驱动等部分。其中，图像传感器驱动提供传感器相应的控制信号；FLASH驱动对外部的FLASH进行擦除、读取、写入等命令，将大量数据最终同步到FLASH存储器中。DDR3驱动对DDR3 SDRAM进行刷新、读取，写入等操作，将图像采集设备采集到的数据暂时保存在DDR3 SDRAM中；数据同步模块在前面已经描述，用于DDR3 SDRAM与FLASH之间的数据同步。

可选地，本实用新型提供的数据存储系统还包括嵌入式主板，用于为图像数据存储控制装置提供与外部设备进行数据交互的接口。

在本申请所提供的几个实施例中，应该理解到，所揭露的系统，装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本实用新型各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理包括，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。

上述以软件功能单元的形式实现的集成的单元，可以存储在一个计算机可读取存储介质中。上述软件功能单元存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本实用新型各个实施例方法的部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-Only Memory，简称ROM)、随机存取存储器(Random Access Memory，简称RAM)、磁碟或者光盘等各种可以存储程序代码的介质。

最后应说明的是：以上实施例仅用以说明本实用新型的技术方案，而非对其限制；尽管参照前述实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案的精神和范围。

Claims

1.一种图像数据存储系统，其特征在于，包括图像数据存储控制装置，第一存储器和第二存储器，所述图像数据存储控制装置用于在所接收的图像数据的采集速度超过阈值时，将所接收的图像数据缓存到所述第一存储器，并将缓存到所述第一存储器的图像数据同步到所述第二存储器，其中，所述第一存储器的读写速度大于等于所述图像数据的采集速度。

2.根据权利要求1所述的图像数据存储系统，其特征在于，在所述图像数据存储控制装置接收的图像数据的采集速度在阈值范围内时，将接收到的图像数据存储到所述第二存储器。

3.根据权利要求1或2所述的图像数据存储系统，其特征在于，所述第一存储器为同步动态随机存取存储器。

4.根据权利要求1或2所述的图像数据存储系统，其特征在于，所述第二存储器为NANDFLASH。

5.根据权利要求1所述的图像数据存储系统，其特征在于，所述图像数据存储控制装置包括存储器同步电路。

6.根据权利要求5所述的图像数据存储系统，其特征在于，所述存储器同步电路包括：读取控制模块，写入控制模块，以及数据同步模块。

7.根据权利要求6所述的图像数据存储系统，其特征在于，在所述第一存储器的当前读取周期内，所述读取控制模块读取所述第一存储器中的数据，由所述写入控制模块将所读取的数据写入所述第二存储器。

8.根据权利要求7所述的图像数据存储系统，其特征在于，在所述第一存储器的当前读取周期内，所述数据同步模块检测所述第二存储器的写入状态，如果所述写入状态为未完成写入的状态，则保持所述第一存储器的当前读取周期，如果所述写入状态为已完成写入的状态，则进入所述第一存储器的下一个读取周期。

9.根据权利要求1所述的图像数据存储系统，其特征在于，所述图像数据存储控制装置为现场可编辑门阵列FPGA。

10.根据权利要求1所述的图像数据存储系统，其特征在于，所述存储系统还包括嵌入式主板，用于为所述图像数据存储控制装置提供与外部设备进行数据交互的接口。