CN206432095U - 一种凹形压敏电阻器 - Google Patents

Abstract

一种凹形压敏电阻器，包括有压敏电阻器陶瓷基体,所述的压敏电阻器陶瓷基体上设有电极，在至少一个电极表面所在的陶瓷基体上设有凹形空缺，形成电极边缘陶瓷基体厚度大于电极内部凹形空缺区域陶瓷基体厚度的结构，可降低电极边缘区域的陶瓷基体承受的单位厚度电场强度，减小电极边缘区域大电流冲击时的电流密度，减弱由边缘效应造成的大电流冲击时电极边缘区域电流密度远高于电极内部区域电流密度的差异，增加压敏电阻器各部位通流性能的一致性，降低残压，同时保持压敏电阻器电极内部区域的陶瓷基体厚度小于边缘，减少材料浪费，另外通过增加陶瓷基体在电极边缘区域的厚度，增大了压敏电阻器电极间沿陶瓷表面间距，减小了爬电风险。

Description

一种凹形压敏电阻器

所属技术领域

本实用新型涉及一种压敏电阻器，尤其指一种压敏电阻器陶瓷基体上设有凹形空缺的压敏电阻器。

背景技术

压敏电阻器作为一种限压型保护元件，应用于各种电气设备及电源配电系统中，起抑制瞬态电压的作用，防止因静电、浪涌或其它瞬态电流(如雷击)对设备造成的损坏，具有耐受大电流、能量吸收、低泄露电流等优点，是应用广泛的过电压保护元件。当前业内普遍使用的压敏电阻器结构如下，陶瓷基体呈长方体形或圆柱形，陶瓷基体上对称涂覆电极，电极上焊接引线，引线伸至压敏电阻器陶瓷基体外部，压敏电阻器陶瓷基体及部分引线被环氧树脂等绝缘材料包裹。当前压敏电阻器均存在电极边缘效应，即压敏电阻承受电压时，电极边缘电场强度远高于中心区域，瞬态电压冲击时，电极边缘处的陶瓷基体比电极内部区域的陶瓷基体承受更大密度电流的冲击，更易失效，实践证明，工艺稳定、陶瓷基体各部位性能接近的压敏电阻器，高浪涌电流冲击造成失效时，一般表现为压敏电阻器电极边缘熔洞。此外，当前压敏电阻器另一种失效形式为表面跨弧，压敏电阻器经受大电流冲击后，基体温度迅速上升，外层环氧树脂等绝缘材料也会随温度升高膨胀，绝缘性能下降，多次电流冲击后，易于出现沿两电极间的陶瓷基体表面爬电的情况，进而造成陶瓷基体侧面出现导电通道，压敏失效。当前压敏电阻器陶瓷基体结构存在多次浪涌冲击时边缘效应导致的电极边缘陶瓷基体失效、且易于瓷体边缘跨弧的问题，业内普遍采用将压敏电阻器陶瓷基体加大和基体整体加厚的方法以保证压敏电阻器电极边缘区域的通流能力并增大两电极沿陶瓷基体表面的间距，减小表面爬电跨弧风险，但这样会造成压敏电阻器电极内部的陶瓷基体厚度高于正常需求，形成冗余厚度，大厚度的压敏电阻器一般经受电流冲击时的残留电压较高，而且也不利于压敏电阻器的小型化。如何减弱压敏电阻器受边缘效应的影响并减少材料浪费、减小爬电风险，成为当前业内需要解决的问题。

实用新型内容

本实用新型需解决的技术问题是提供一种凹形压敏电阻器，可保证压敏电阻器在电极边缘区域的陶瓷基体通流能力与电极中心区域的陶瓷基体通流能力接近，并减小压敏电阻器陶瓷基体表面爬电风险，同时减少压敏电阻器陶瓷基体材料消耗，避免性能浪费。

采用的技术方案如下：一种凹形压敏电阻器，包括有压敏电阻器陶瓷基体,所述的压敏电阻器陶瓷基体上设有电极，压敏电阻器陶瓷基体的外表面中至少有两个电极面，在至少一个电极表面所在的陶瓷基体上设有凹形空缺，凹形空缺周围陶瓷基体厚度大于凹形空缺底部陶瓷基体厚度，凹形空缺纵截面由直线、曲线或二者的结合构成,电极边缘陶瓷基体厚度大于电极覆盖的凹形空缺底部区域陶瓷基体厚度，覆盖凹形空缺底部的电极中，未被凹形空缺占据的面积小于该电极面积的50％。

进一步的，所述的一种凹形压敏电阻器的凹形空缺数量为1—200个。

压敏电阻器电极上排布电荷时，电荷趋向于尽可能远的铺散在电极上，在三维上，此性质表现为电荷聚集于电极的尖端,易于尖端放电，在二维上，此性质表现为电荷聚集于电极的边缘，边缘越尖锐，场强越大，易于击穿失效，即边缘效应。本实用新型采用带凹形空缺的压敏电阻器陶瓷基体的设计，可实现电极边缘区域的压敏电阻器陶瓷基体加厚、电极内部区域的压敏电阻器陶瓷基体厚度不变的结构，通过增大压敏电阻器电极边缘陶瓷基体的厚度，降低电极边缘陶瓷基体单位厚度承受的电场，使大电流冲击时实际流经电极边缘的电流密度降低，减弱边缘效应的影响，同时本实用新型无需将电极内部区域的压敏电阻器陶瓷基体同时加厚，减少了材料浪费，此外压敏电阻器在大电流冲击时的电压，即残压，也与压敏电阻器陶瓷基体厚度相关，减小电极内部区域的陶瓷基体厚度，有利于降低残压。压敏电阻器陶瓷基体在电极边缘区域厚度增加，增大了两电极间沿陶瓷基体外表面的间距，减小表面爬电风险。本实用新型凹形空缺可设计为曲面结构，使凹形底部和侧面间的过渡更为光滑，避免在凹形转折处出现过于锋锐尖端，以免出现新的的尖端放电区域。本实用新型针在压敏电阻器一个凹形空缺的设计上可做出进一步改进，增加凹形空缺数量，电极内部的多个凹形空缺间的陶瓷基体，高于凹形空缺底部并连通至陶瓷基体边缘，可起到框架的作用，增加陶瓷基体强度，减小大电流冲击时因发热导致的陶瓷基体开裂的风险。

本实用新型对照现有技术的有益效果是，本实用新型采用压敏电阻器陶瓷基体包含至少一个凹形空缺的设计，通过增加压敏电阻器陶瓷基体在电极边缘区域的厚度，降低电极边缘区域的陶瓷基体承受的单位厚度电场强度，降低电极边缘区域大电流冲击时的电流密度，同时保持压敏电阻器电极内部区域的陶瓷基体厚度小于边缘，减弱了由边缘效应造成的大电流冲击时电极边缘区域电流密度远高于电极内部区域电流密度的差异，增加了压敏电阻器各部位通流性能的一致性，降低了大电流冲击下的压敏电阻器残留电压，减少了材料浪费，相比传统圆柱形压敏电阻器，增加了陶瓷基体在电极边缘厚度，增加了压敏电阻器电极间沿陶瓷基体表面的间距，减小了表面爬电风险。

附图说明

图1是本实用新型一种凹形压敏电阻器的带电极的陶瓷基体结构示意图。

图2是本实用新型一种凹形压敏电阻器的双凹形空缺陶瓷基体具体实施例结构示意图。

图3是本实用新型一种凹形压敏电阻器的带电极的双凹形空缺陶瓷基体具体实施例截面图。

图4是本实用新型一种凹形压敏电阻器的四凹形空缺陶瓷基体具体实施例结构示意图。

图5是本实用新型一种凹形压敏电阻器的带电极的四凹形空缺陶瓷基体具体实施例截面图。

具体实施方式

现在结合附图对本实用新型做进一步详细的说明，这些附图均为简化的示意图，仅以示意方式说明本实用新型的基本结构，因此仅显示与本实用新型有关的构成。

实施例1，如附图1所示，本实用新型涉及的一种凹形压敏电阻器，包括有压敏电阻器陶瓷基体001，所述的压敏电阻器陶瓷基体001上设有第一电极201、第二电极202，在第一电极201所在的陶瓷基体上设有凹形空缺003，凹形空缺003周围陶瓷基体厚度大于凹形空缺003底部陶瓷基体厚度，凹形空缺003纵截面由直线构成，第一电极201边缘陶瓷基体厚度大于第一电极201覆盖的凹形空缺003底部区域陶瓷基体厚度，第一电极201中未被凹形空缺003占据的面积占第一电极201面积的10％。

实施例2，如附图2、3所示，本实用新型涉及的一种凹形压敏电阻器，包括有压敏电阻器陶瓷基体001，所述的压敏电阻器陶瓷基体001上设有第一电极201、第二电极202，在第一电极201所在的陶瓷基体上设有凹形空缺301，在第二电极202所在的陶瓷基体上设有凹形空缺302，凹形空缺301、302周围陶瓷基体厚度大于凹形空缺301、302底部陶瓷基体厚度，凹形空缺301、302纵截面均由直线构成，第一电极201边缘陶瓷基体厚度大于第一电极201覆盖的凹形空缺301底部区域陶瓷基体厚度，第二电极202边缘陶瓷基体厚度大于第二电极202覆盖的凹形空缺302底部区域陶瓷基体厚度，第一电极201中未被凹形空缺301占据的面积占第一电极201面积的10％，第二电极202中未被凹形空缺302占据的面积占第二电极202面积的10％。

实施例3，如附图4、5所示，本实用新型涉及的一种凹形压敏电阻器，包括有压敏电阻器陶瓷基体001，所述的压敏电阻器陶瓷基体001上设有第一电极201、第二电极202，在第一电极201所在的陶瓷基体上设有凹形空缺311、313，在第二电极202所在的陶瓷基体上设有凹形空缺312、314，凹形空缺311、312、313、314周围陶瓷基体厚度大于凹形空缺311、312、313、314底部陶瓷基体厚度，凹形空缺311、312、313、314纵截面均由两根曲线和两根直线构成，第一电极201边缘陶瓷基体厚度大于第一电极201覆盖的凹形空缺311、313底部区域陶瓷基体厚度，第二电极202边缘陶瓷基体厚度大于第二电极202覆盖的凹形空缺312、314底部区域陶瓷基体厚度，第一电极201中未被凹形空缺311、313占据的面积占第一电极201面积的35％，第二电极202中未被凹形空缺312、314占据的面积占第二电极202面积的35％。

以上所述为本实用新型的实施例，在不脱离本实用新型构思情况下，进行任何显而易见的变形和替换，均属本实用新型保护范围。

Claims (2)

1.一种凹形压敏电阻器，其特征在于，包括有压敏电阻器陶瓷基体,所述的压敏电阻器陶瓷基体上设有电极，压敏电阻器陶瓷基体的外表面中至少有两个电极面，在至少一个电极表面所在的陶瓷基体上设有凹形空缺，凹形空缺周围陶瓷基体厚度大于凹形空缺底部陶瓷基体厚度，凹形空缺纵截面由直线、曲线或二者的结合构成,电极边缘陶瓷基体厚度大于电极覆盖的凹形空缺底部区域陶瓷基体厚度，覆盖凹形空缺底部的电极中，未被凹形空缺占据的面积小于该电极面积的50％。

2.根据权利要求1所述的一种凹形压敏电阻器，其特征在于，所述的凹形空缺数量为1—200个。