CN206353537U - 半导体装置 - Google Patents
半导体装置 Download PDFInfo
- Publication number
- CN206353537U CN206353537U CN201490001492.XU CN201490001492U CN206353537U CN 206353537 U CN206353537 U CN 206353537U CN 201490001492 U CN201490001492 U CN 201490001492U CN 206353537 U CN206353537 U CN 206353537U
- Authority
- CN
- China
- Prior art keywords
- main
- doped region
- semiconductor device
- corner
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 68
- 230000002093 peripheral effect Effects 0.000 claims abstract description 45
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 239000011229 interlayer Substances 0.000 claims description 28
- 239000002184 metal Substances 0.000 claims description 26
- 229910052751 metal Inorganic materials 0.000 claims description 26
- 239000010410 layer Substances 0.000 claims description 19
- 150000004767 nitrides Chemical class 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 7
- 229920001721 polyimide Polymers 0.000 claims description 6
- 229910000679 solder Inorganic materials 0.000 claims description 2
- 235000012431 wafers Nutrition 0.000 description 40
- 238000004519 manufacturing process Methods 0.000 description 13
- 238000005520 cutting process Methods 0.000 description 12
- 238000012544 monitoring process Methods 0.000 description 11
- 238000000034 method Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 4
- 238000000465 moulding Methods 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 230000000007 visual effect Effects 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 229910021364 Al-Si alloy Inorganic materials 0.000 description 1
- 229910018594 Si-Cu Inorganic materials 0.000 description 1
- 229910008465 Si—Cu Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000003556 assay Methods 0.000 description 1
- 238000010923 batch production Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 150000003949 imides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000013316 zoning Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/868—PIN diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
第1导电型半导体衬底(7)上设有表面(SF)，该表面具有4个角(CN)。表面(SF)具有主部(PM)和包围主部(PM)的周边部(PP)。周边部(PP)具有外周部(PPo)和包围外周部(PPo)的终端部(PPt)。终端部(PPt)具有位于各角(CN)的4个角部(PC)。主掺杂区域(2)设置于主部(PM)，为第2导电型，且具有一个面积。多个副掺杂区域(1)彼此分离，分别设置于角部(PC)中的至少2个角部，且与主掺杂区域(2)分离，该多个副掺杂区域为第2导电型，且具有小于所述一个面积的总面积。主电极(6)在表面(SF)上与主掺杂区域(2)邻接，且与副掺杂区域(1)分离。周边电极(41)与各副掺杂区域(1)邻接。
Description
技术领域
本实用新型涉及一种半导体装置，尤其涉及一种具有主掺杂区域(主杂质区域)(main impurity region)和副掺杂区域(副杂质区域)(sub-impurity region)的供电用半导体装置，其中，主掺杂区域在装置实际使用时在大电流下发挥功能，副掺杂区域在为了评估装置的大电流特性而用小电流进行测定时发挥功能。
背景技术
为了进行装置的分选等，有时需要掌握供电用半导体装置的大电流特性。例如对于大容量的续流二极管，掌握其在被正向施加大电流时的电压下降特性很重要。可是，难以用大电流对组装到封装件之前的芯片状态的半导体装置(即半导体芯片)进行测定。因此，有时在半导体芯片内出于测定目的而设有监测部分，该监测部分独立于在实际使用时作为元件发挥功能的主部，且具有与主部相同的功能，同时具有小于主部的尺寸。据此，能够用较小的电流来测定实际使用时适用的大电流区域的特性。因此，能够在组装半导体芯片之前，掌握实际使用时的大电流特性。
为了抑制由于设置监测部分而导致的芯片面积增大，优选将监测部分配置于半导体芯片中没有被有效利用的部位。因此，优选将监测部分配置于芯片的角部，该角部是不具有在实际使用时作为二极管元件的功能且不具有用于保持耐压特性的特别功能的无效区域。
例如，根据日本发明专利公开公报特开2002-359377号(专利文献1)，在续流二极管中，与第1阳极区域电气分离而设有至少1个第2阳极区域。在第2阳极区域的上表面形成有与第1阳极区域上的阳极电极独立的电极，因此，能够用较低的电流来以与额定电流同等或与之相近的电流密度进行测定。其结果，能够在实际使用电流区域以高精度掌握大电流容量芯片的性能，从而能够应对向晶圆制造工序的反馈和并联连接时的芯片分选。
现有技术文献
专利文献
专利文献1：日本发明专利公开公报特开2002-359377号
本实用新型要解决的问题
在半导体装置的批量生产中，通常，多个半导体芯片被形成在晶圆上。根据芯片在晶圆表面内的位置，监测部分可能会位于晶圆外缘附近。在这种情况下，监测部分受到的来自晶圆外部的影响增大。例如，有时监测部分的正向电压会由于扩散晶舟(boat)的污染的影响而增加。据此，监测部分和主部之间特性的差异增大。据此，通过使用监测部分进行的测定来评估主部的特性时的精度变低。其结果，即使在装置实际使用时的特性没有问题时，也有可能会根据监测部分的测定结果而判定为半导体装置不良。另外，在多个半导体装置被并联连接来组装的情况下，大多需要使这些半导体装置的特性一致，如果特性掌握不准确的话，容易发生装置间的不均衡。其结果，可能会导致最终制品的成品率降低或使用条件(电流、电压和动作时周围温度等)受到限制。
实用新型内容
本实用新型是为解决上面的问题而作出的，其目的在于提供一种半导体装置及其制造方法，能够抑制芯片面积的增大，且能够在芯片状态下准确地掌握实际使用时的大电流特性。
解决问题的方案
本实用新型的半导体装置具有第1导电型半导体衬底(emiconductorsubstrate)、主掺杂区域、副掺杂区域、主电极、层间绝缘膜和周边电极。半导体衬底上设有具有4个角的表面。表面具有主部和包围主部的周边部。周边部具有外周部和包围外周部的终端部。终端部具有位于各所述角的4个角部。主掺杂区域设置于主部，为不同于第1导电型(first conductivity-type)的第2导电型(second conductivity-type)，且在表面上具有一个面积。多个副掺杂区域彼此分离，分别设置于角部中的至少2个角部，且与主掺杂区域分离，该多个副掺杂区域为第2导电型，且在表面上具有小于一个面积的总面积。主电极在表面上与主掺杂区域邻接，且与副掺杂区域分离。层间绝缘膜在周边部上覆盖副掺杂区域间的部分。周边电极与所述主电极分离而设置在设有所述层间绝缘膜的所述周边部上，且与各副掺杂区域邻接。
本实用新型的半导体装置制造方法包括形成晶圆的工序和从晶圆切下多个芯片区域中的各芯片区域的工序。晶圆具有外缘。在晶圆上设有包括第1芯片区域的多个芯片区域。各芯片区域具有第1导电型半导体衬底、主掺杂区域、副掺杂区域、主电极、层间绝缘膜和周边电极。半导体衬底上设有具有4个角的表面。表面具有主部和包围主部的周边部。周边部具有外周部和包围外周部的终端部。终端部具有位于各所述角的4个角部。主掺杂区域设置于主部，为不同于第1导电型的第2导电型，且在表面上具有一个面积。多个副掺杂区域彼此分离，分别设置于4个角部中的至少2个角部，且与主掺杂区域分离，该多个副掺杂区域为第2导电型，且在表面上具有小于一个面积 的总面积。主电极在表面上与主掺杂区域邻接，且与副掺杂区域分离。层间绝缘膜在周边部上覆盖副掺杂区域间的部分。周边电极在设有层间绝缘膜的周边部上与主电极分离设置，且与各副掺杂区域邻接。第1芯片区域的副掺杂区域分别设置于第1芯片区域的4个角部中的、距离晶圆外缘最近的角部以外的至少2个角部。
【实用新型的效果】
根据本实用新型的半导体装置，通过使用周边电极进行的测定所得到的特性是利用被配置在多个角部中的各角部的副掺杂区域得到的元件特性被平均化后的特性。据此，通过测定得到的特性为与利用主阳极区域得到的实际元件特性更接近的特性。因此，通过将副掺杂区域配置于角部，不仅能够抑制芯片面积的增大，而且能够在芯片状态下准确地掌握实际使用时的大电流特性。
根据本实用新型的半导体装置制造方法，利用被配置在多个角部中的各角部的副掺杂区域得到的元件特性被平均化，据此，能够在芯片状态下准确地掌握实际使用时的大电流特性。另外，根据本实用新型，第1芯片区域的副掺杂区域设置于第1芯片区域的4个角部中的、距离晶圆外缘最近的角部以外的角部。即，副掺杂区域的位置避开了最容易受到由于靠近外缘而导致的特性变动影响的位置。据此，能够更准确地掌握通过切下第1芯片区域而得到的半导体装置在实际使用时的大电流特性。
附图说明
图1是概略地表示本实用新型实施方式1中的半导体装置的结构的俯视图。
图2是沿着图1的II-II线剖切的概略剖视图。
图3是沿着图1的III-III线剖切的概略剖视图。
图4是概略地表示图1的半导体装置所具有的半导体衬底的表面 上的区划的俯视图。
图5是沿着图4的V-V线剖切的概略剖视图。
图6是概略地表示本实用新型实施方式2中的半导体装置的结构的俯视图。
图7是沿着图6的VII-VII线剖切的概略剖视图。
图8是沿着图6的VIII-VIII线剖切的概略剖视图。
图9是以与图7相同的视场来概略地表示本实用新型实施方式3中的半导体装置的结构的剖视图。
图10是以与图8相同的视场来概略地表示本实用新型实施方式3中的半导体装置的结构的剖视图。
图11是以与图7相同的视场来概略地表示本实用新型实施方式4中的半导体装置的结构的剖视图。
图12是以与图8相同的视场来概略地表示本实用新型实施方式4中的半导体装置的结构的剖视图。
图13是概略地表示本实用新型实施方式5中的半导体装置的结构的俯视图。
图14是沿着图13的XIV-XIV线剖切的概略剖视图。
图15是沿着图13的XV-XV线剖切的概略剖视图。
图16是概略地表示本实用新型实施方式5中的半导体装置制造方法的构成的流程图。
图17是概略地表示图16晶圆的半导体部分的结构的局部俯视图。
图18是概略地表示本实用新型实施方式6中的半导体装置的结构的俯视图。
图19是概略地表示在本实用新型实施方式6中的半导体装置制造方法中所形成的晶圆的半导体部分的结构的局部俯视图。
图20是概略地表示本实用新型实施方式7中的半导体装置的结构的俯视图。
图21是概略地表示在本实用新型实施方式7中的半导体装置制 造方法中所形成的晶圆的半导体部分的结构的局部俯视图。
图22是概略地表示在本实用新型实施方式8中的半导体装置制造方法中所形成的晶圆的半导体部分的结构的局部俯视图。
具体实施方式
下面根据附图对本实用新型实施方式进行说明。此外，在下面的附图中对同一部分或相当的部分标注相同的参照号码，且不再重复其说明。
(实施方式1)
参照图1～图3，本实施方式的二极管101(半导体装置)具有n型(第1导电型)半导体衬底7、主阳极区域2(主掺杂区域)、副阳极区域1(副掺杂区域)、主阳极电极6(主电极)、层间绝缘膜21、周边电极41、阴极区域8(背面掺杂区域)和阴极电极9(背面电极)。
进一步参照图4，半导体衬底7上设有表面SF，该表面SF具有4个角CN。表面SF具有长方形的形状。在此，长方形被定义为仅具有为直角的角的四边形，因此，正方形是长方形的一种。
表面SF具有主部PM和包围主部PM的周边部PP。主部PM是表面SF中的设有主阳极区域2的部分。周边部PP具有外周部PPo和包围外周部PPo的终端部PPt。外周部PPo是用于确保二极管101的耐压特性的部分。为了确保耐压特性，如图5所示，可以在外周部PPo设置p型(与第1导电型不同的第2导电型)的场限环(field limiting ring)30(图1～图3中未示出)。终端部PPt具有位于各角CN的4个角部PC(图4)。
主阳极区域2和副阳极区域1具有p型。如图1所示，副阳极区域1彼此分离。副阳极区域1与主阳极区域2分离。副阳极区域1分别设在角部PC(图4)中的至少2个角部PC，在本实施方式中分别设在4个角部PC。
主阳极区域2在表面SF上具有一个面积。该一个面积对应于二极管101被实际使用时的有效面积。副阳极区域1在表面SF上具有比该面积小的总面积。
主阳极电极6在表面SF上与主阳极区域2邻接，且与副阳极区域1分离。主阳极电极6例如由Al、Al-Si合金或者Al-Si-Cu合金制成。层间绝缘膜21在周边部PP(图4)上如图3所示那样覆盖副阳极区域1之间的部分。
周边电极41被设在设有层间绝缘膜21的周边部PP上。层间绝缘膜21使周边电极41和周边部PP中的n型的部分彼此绝缘。周边电极41与主阳极电极6分离。周边电极41与各副阳极区域1邻接，据此，4个副阳极区域1具有彼此相等的电势。
阴极区域8为n型，具有比半导体衬底7的掺杂浓度(杂质浓度)高的掺杂浓度。阴极电极9被设在阴极区域8上(图2和图3中的背面上)。
根据本实施方式，通过使用周边电极41进行的测定所得到的特性是利用被配置在各角部PC的副阳极区域1得到的元件特性被平均化后的特性。据此，通过测定得到的特性为与利用主阳极区域2获得的实际元件特性更接近的特性。因此，通过将副阳极区域1配置于角部PC，不仅能够抑制芯片面积的增大，而且能够在芯片状态下准确地掌握实际使用时的大电流特性。此外，此时，也不需要特殊的晶圆加 工或者测定方法。
尤其是，在从靠近晶圆外缘的芯片区域开始制造半导体装置的情况下，利用被配置在该芯片区域的4个角部PC中的、尤其靠近晶圆外缘的角部PC的副阳极区域1得到的元件特性容易与实际元件特性存在大的差异。根据本实施方式，利用被配置在多个角部PC中的各角部的副阳极区域1得到的元件特性被平均化，据此，这种差异的影响得到抑制。
另外，副阳极区域1被设在具有长方形形状的表面SF(图4)的4个角部PC中的各角部。利用这4个角部PC得到的测定用元件特性被平均化，据此，能够更准确地掌握利用位于该长方形中心的主阳极区域2获得的元件特性。
此外，在本实施方式中，如图1所示，周边电极41具有沿着表面SF(图4)的4条边的封闭形状，但也可以采用沿着3条边的大致U字形形状，只要副阳极区域1间的配线电阻足够低即可。
(实施方式2)
参照图6～图8，本实施方式的二极管102(半导体装置)具有被设置在主阳极电极6上的主正面金属层11(主金属层)。
二极管102不具有周边电极41(图1～图3)而是具有周边电极42。周边电极42具有：副电极5，其设置于表面SF的角部PC(图4)中的各角部；和副正面金属层10(副金属层)，其使副电极5彼此电连接。
主正面金属层11和副正面金属层10由与主阳极电极6的材料相比具有更高的焊料润湿性的相同材料制成。因此，用于形成主正面金 属层11和副正面金属层10的成膜可统一进行。另外，用于形成主正面金属层11和副正面金属层10的图案形成(patterning)可使用光刻或金属掩膜统一进行。作为上述材料可以使用层叠材料，例如使用Al/Ti/Ni/Au、Al/Mo/Ni/Au、Ti/Ni/Au或者Mo/Ni/Au。
层间绝缘膜22包括绝缘膜17和氮化膜12。绝缘膜17在角部PC(图4)使副电极5和半导体衬底7中的n型的部分彼此绝缘。氮化膜12使副正面金属层10和周边部PP(图4)中的n型的部分彼此绝缘。尤其是，氮化膜12使副正面金属层10和外周部PPo彼此绝缘。据此，周边电极42和具有场限环30(图5)的耐压保持结构彼此电气绝缘。
此外，上述以外的结构与上述实施方式1的结构大致相同，因此不再重复其说明。
根据本实施方式，周边电极42所具有的副正面金属层10隔着层间绝缘膜22的氮化膜12设在外周部PPo上。因此，外周部PPo上的区域被有效地利用于副阳极区域1间的连接。据此，能够更好地抑制二极管102的芯片面积。
另外，在主阳极电极6上设置主正面金属层11，据此能够使用焊锡来容易地进行向主阳极电极6的电连接。此外，副正面金属层10由适合于使用焊锡进行连接的材料制成，但通常并非主动意识到使用焊锡进行连接(这一因素)。
另外，使用氮化膜12作为副正面金属层10和外周部PPo之间的绝缘膜，据此，电气绝缘更切实地得到确保。
(实施方式3)
参照图9和图10，本实施方式的二极管103(半导体装置)不具有层间绝缘膜22(图7和图8)而具有层间绝缘膜23。层间绝缘膜23不包括氮化膜12(图7和图8)而包括聚酰亚胺膜13。此外，上述以外的结构与上述实施方式2的结构大致相同，因此不再重复其说明。
根据本实施方式，也能够得到与实施方式2同样的效果。另外，使用聚酰亚胺膜13作为副正面金属层10和外周部PPo间的绝缘膜，据此，电气绝缘更切实地得到确保，并且，在将本实施方式的半导体装置用模塑树脂密封而使用时，能够缓和由于模塑树脂产生的应力。
(实施方式4)
参照图11和图12，本实施方式的二极管104(半导体装置)不具有层间绝缘膜22(图7和图8)而具有层间绝缘膜24。层间绝缘膜24包括氮化膜12和设在其上的聚酰亚胺膜13。此外，上述以外的结构与上述实施方式2的结构大致相同，因此不再重复其说明。
根据本实施方式，也能够得到与实施方式2同样的效果。另外，使用氮化膜12和聚酰亚胺膜13的层叠体作为副正面金属层10和外周部PPo间的绝缘膜，据此，电气绝缘更切实地得到确保，并且，在将本实施方式的半导体装置用模塑树脂密封而使用时，能够缓和由于模塑树脂产生的应力。
(实施方式5)
参照图13～图15，在本实施方式的二极管105(半导体装置)中，副阳极区域1分别被设在4个角部PC(图4)中的3个角部PC。在另一个角部PC没有设置副阳极区域1。此外，上述以外的结构与二极管101(实施方式1)的结构大致相同，因此不再重复其说明。
接着，参照图16的流程图在下面对二极管105的制造方法进行说明。
参照图17，首先在步骤S10中形成晶圆301。晶圆301具有外缘EG。本实施方式中，外缘EG具有圆形形状。在晶圆301上设有包括芯片区域205(第1芯片区域)的多个芯片区域200。
此外，为了易于观看图，图17中仅示出了半导体部分，其实在晶圆301上还设有主阳极电极6、层间绝缘膜21和周边电极41。另外，在晶圆301的背面(与图17相反的一面)上设有阴极电极9。
接着，在步骤S20中，通过切割(dicing)来从晶圆301切下各芯片区域200。据此，从芯片区域205得到二极管105。
在通过上述步骤S10形成的晶圆301的各芯片区域200中，副阳极区域1分别设在角部PC中的至少2个角部PC，且与主阳极区域2分离。尤其是，在芯片区域205中，各副阳极区域1设在芯片区域205的4个角部PC中的、除距离晶圆301外缘EG最近的角部以外的3个角部PC。
根据本实施方式，与实施方式1同样，通过使用周边电极41进行的测定所得到的特性是利用被配置在多个角部PC中的各角部PC的副阳极区域1得到的元件特性被平均化后的特性。据此，能够在芯片状态下更准确地掌握实际使用时的大电流特性。另外，根据本实施方式，芯片区域205的副阳极区域1设在芯片区域205的4个角部PC中的、除距离晶圆301外缘EG最近的角部以外的角部PC。即，副阳极区域1的位置避开了最容易受到由于靠近外缘EG而导致的特性变动影响的位置。据此，能够更准确地掌握通过切下芯片区域205而得到的二极管105在实际使用时的大电流特性。
(实施方式6)
参照图18，在本实施方式的二极管106(半导体装置)中，2个副阳极区域1在表面SF(图4)上分别被设在4个角部PC中的、在一条对角线上相向的2个角部PC。此外，上述以外的结构与二极管101(实施方式1)的结构大致相同，因此不再重复其说明。
接着，在下面对二极管106的制造方法进行说明。
参照图19，首先在步骤S10(图16)中形成晶圆302。在晶圆302上设有包括芯片区域206(第1芯片区域)的多个芯片区域200。在芯片区域206中，副阳极区域1仅设在4个角部PC(图4)中的、在表面SF上在一条对角线上相向的2个角部。
接着，在步骤S20(图16)中，通过切割来从晶圆302切下各芯片区域200。据此，从芯片区域206得到二极管106。
根据本实施方式，也能够得到与实施方式5同样的效果。另外，根据本实施方式，与实施方式5相比，能够使副阳极区域1的平均位置靠近主阳极区域1的中心。
(实施方式7)
参照图20，在本实施方式的二极管107(半导体装置)中，2个副阳极区域1在表面SF(图4)上分别只被设在4个角部PC中的、沿着长方形的一条边相向的2个角部PC。此外，上述以外的结构与二极管101(实施方式1)的结构大致相同，因此不再重复其说明。
接着，在下面对二极管107的制造方法进行说明。
参照图21，首先在步骤S10(图16)中形成晶圆303。在晶圆303上设有包括上述芯片区域206和芯片区域207(第2芯片区域)的多个芯片区域200。在芯片区域207中，副阳极区域1设在4个角部PC中的除距离晶圆303外缘EG最近的2个角部以外的2个角部。如图中箭头WE所示，芯片区域207的角部PC中的未设有副阳极区域1的2个角部PC各自到外缘EG的距离为同等程度。
接着，在步骤S20(图16)中，通过切割来从晶圆303切下各芯片区域200。据此，分别从芯片区域206和芯片区域207得到二极管106(图18)和二极管107(图20)。
根据本实施方式，在存在以同等程度靠近外缘EG的2个角部PC的情况下，能够避开这两个角部双方来配置副阳极区域1。据此，在这种情况下也能够在芯片状态下更准确地掌握二极管107在实际使用时的大电流特性。
(实施方式8)
参照图22，在作为本实施方式的半导体装置的二极管的制造方法中，首先在步骤S10(图16)中形成晶圆304。在晶圆304上设有包括芯片区域201、205和207的多个芯片区域200。芯片区域201、205和207所具有的副阳极区域1的个数分别为4个、3个和2个。因此，在本实施方式中，各芯片区域200所具有的副阳极区域1的个数存在多种。
是否在特定的角部PC设置副阳极区域1可根据该角部PC与从晶圆304外缘EG离开规定距离的边界线CL的关系来确定。具体而言，若该角部PC位于边界线CL所包围的区域内，则设置副阳极区域1，若该角部PC位于该区域外，则不设置副阳极区域1。此外，在图22中，忽略晶圆304的定向平面(orientation flat)OF而设外缘EG 具有简单的圆形形状，来规定边界线CL，但也可以考虑到定向平面OF或缺口(notch)(未图示)来规定边界线CL。或者也可以使用从晶圆304的中心离开一定距离的边界线。
各芯片区域200所具有的多个副阳极区域1的总面积彼此相等。具体而言，芯片区域201所具有的4个副阳极区域1的总面积、芯片区域205所具有的3个副阳极区域1的总面积和芯片区域207所具有的2个副阳极区域1的总面积彼此相等。在此“总面积彼此相等”是指不会影响特性测定精度程度的实质上相等的意思，例如各总面积在基准值±10％的范围内的意思。
在各芯片区域200中(即在芯片区域201、205或207中)，优选多个副阳极区域1中的每个副阳极区域1的面积彼此相等。在这种情况下，设芯片区域201所具有的1个副阳极区域1的面积为1，则芯片区域205所具有的1个副阳极区域1的面积为4/3，芯片区域207所具有的1个副阳极区域1的面积为2。
根据本实施方式，能够根据晶圆304表面内的各芯片区域200的位置，来变更设置于芯片区域200的副阳极区域1的个数。据此，能够在每个芯片区域200更合适地配置副阳极区域1。其结果，能够在芯片状态下更准确地掌握二极管在实际使用时的大电流特性。
此外，在实施方式5～8中，也可以分别替代层间绝缘膜21和周边电极41(参照实施方式1)，而使用层间绝缘膜22～24(参照实施方式2～4)中的任一个和周边电极42。
另外，在实施方式1～8中，作为第1导电型的n型和作为第2导电型的p型也可以互换。与此相应，阳极和阴极被互换。
本实用新型在其主旨范明内，能够将各实施方式自由组合，或将各实施方式适当地变形、省略。上面详细地对本实用新型进行了说明，但上述说明在所有方面均是例示，而并非将本实用新型限定于此。可以想到未例示的无数变形例均包含于本实用新型的范围内。
附图标记说明
EG：外缘；CL：边界线；PC：角部；OF：定位平面；SF：表面；PM：主部；PP：周边部；PPo：外周部；PPt：终端部；1：副阳极区域(副掺杂区域)；7：半导体衬底；2：主阳极区域(主掺杂区域)；5：副电极；6：主阳极电极(主电极)；8：阴极区域(背面掺杂区域)；9：阴极电极(背面电极)；10：副正面金属层；11：主正面金属层；12：氮化膜；13：聚酰亚胺膜；17：绝缘膜；21～24：层间绝缘膜；30：场限环；41、42：周边电极；101～107：二极管(半导体装置)；200、201、205～207：芯片区域；301～304：晶圆。
Claims (6)
1.一种半导体装置，其特征在于，
包括第1导电型的半导体衬底，该半导体衬底被设有具有4个角的表面，所述表面具有主部和包围所述主部的周边部，所述周边部具有外周部和包围所述外周部的终端部，所述终端部具有分别位于各所述角的4个角部，
所述半导体装置还包括：
主掺杂区域，其被设置于所述主部，且具有不同于所述第1导电型的第2导电型，且其在所述表面上具有一个面积；
彼此分离的多个副掺杂区域，其与所述主掺杂区域分离而被分别设置于所述角部中的至少2个角部，且其具有所述第2导电型，且在所述表面上具有比所述一个面积小的总面积；
主电极，其在所述表面上与所述主掺杂区域邻接，且与所述副掺杂区域分离；
层间绝缘膜，其在所述周边部上覆盖所述副掺杂区域之间的部分；和
周边电极，其与所述主电极分离而设置在设有所述层间绝缘膜的所述周边部上，且分别与各所述副掺杂区域邻接。
2.根据权利要求1所述的半导体装置，其特征在于，
所述表面具有长方形形状，所述副掺杂区域分别设置于所述4个角部。
3.根据权利要求1或2所述的半导体装置，其特征在于，
还具有设置于所述外周部的所述第2导电型的场限环和设置在所述主电极上的主金属层，
所述周边电极具有：
多个副电极，其分别设在所述表面的各所述角部；和
副金属层，其使所述副电极彼此电连接，
所述主金属层和所述副金属层由与所述主电极的材料相比具有 更高的焊料润湿性的相同材料制成，
所述层间绝缘膜使所述外周部和所述副金属层彼此绝缘。
4.根据权利要求3所述的半导体装置，其特征在于，
所述层间绝缘膜包括氮化膜。
5.根据权利要求4所述的半导体装置，其特征在于，
所述层间绝缘膜包括聚酰亚胺膜。
6.根据权利要求3所述的半导体装置，其特征在于，
所述层间绝缘膜包括聚酰亚胺膜。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2014/075023 WO2016046872A1 (ja) | 2014-09-22 | 2014-09-22 | 半導体装置および半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN206353537U true CN206353537U (zh) | 2017-07-25 |
Family
ID=55580438
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201490001492.XU Expired - Lifetime CN206353537U (zh) | 2014-09-22 | 2014-09-22 | 半导体装置 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP6239137B2 (zh) |
| CN (1) | CN206353537U (zh) |
| WO (1) | WO2016046872A1 (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7180055B2 (ja) | 2019-08-22 | 2022-11-30 | 三井金属アクト株式会社 | 後側ドア用車両ラッチ装置 |
| JP7378308B2 (ja) * | 2020-02-06 | 2023-11-13 | 三菱電機株式会社 | 半導体装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3354949B2 (ja) * | 1991-08-08 | 2002-12-09 | 富士通株式会社 | 半導体装置及びその製造方法 |
| JPH08306937A (ja) * | 1995-04-28 | 1996-11-22 | Fuji Electric Co Ltd | 高耐圧半導体装置 |
| JPH10335680A (ja) * | 1997-05-30 | 1998-12-18 | Origin Electric Co Ltd | 半導体装置 |
| JP2002141474A (ja) * | 2000-11-06 | 2002-05-17 | Sharp Corp | プレーナ型半導体チップとそのテスト方法並びに半導体ウエハ |
| JP4043226B2 (ja) * | 2001-03-30 | 2008-02-06 | 三菱電機株式会社 | 半導体装置 |
| JP2005203435A (ja) * | 2004-01-13 | 2005-07-28 | Kawasaki Microelectronics Kk | 半導体装置およびそのスクリーニング方法 |
| JP5631038B2 (ja) * | 2010-04-01 | 2014-11-26 | 三菱電機株式会社 | 半導体装置の製造方法 |
-
2014
- 2014-09-22 CN CN201490001492.XU patent/CN206353537U/zh not_active Expired - Lifetime
- 2014-09-22 WO PCT/JP2014/075023 patent/WO2016046872A1/ja active Application Filing
- 2014-09-22 JP JP2016549669A patent/JP6239137B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| WO2016046872A1 (ja) | 2016-03-31 |
| JPWO2016046872A1 (ja) | 2017-04-27 |
| JP6239137B2 (ja) | 2017-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9288908B2 (en) | Chip capacitor, circuit assembly, and electronic device | |
| CN104064591B (zh) | 半导体装置 | |
| US8362606B2 (en) | Wafer level chip scale package | |
| US8969960B2 (en) | Power semiconductor device | |
| US10325835B2 (en) | Semiconductor devices and methods of making the same | |
| JP2015207736A (ja) | 半導体装置の製造方法、半導体装置の評価方法および半導体装置 | |
| EP2045840A2 (en) | Wiring board with guard ring | |
| JP7383917B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US12021120B2 (en) | SiC semiconductor device | |
| EP4016619A2 (en) | Microelectronic structures including bridges | |
| CN206353537U (zh) | 半导体装置 | |
| JP2019102724A (ja) | 半導体素子 | |
| US20200258991A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JP2012069567A (ja) | 半導体装置およびその製造方法 | |
| WO2014050422A1 (ja) | チップダイオードおよびその製造方法 | |
| TW201822322A (zh) | 具有多晶粒層疊的覆晶封裝整流／保護型二極體元件 | |
| JP2023027148A (ja) | 半導体装置 | |
| JP7523673B2 (ja) | 半導体装置、半導体装置の製造方法、及び、半導体装置の交換方法 | |
| EP4016593A1 (en) | Microelectronic structures including bridges | |
| US11581369B2 (en) | Semiconductor switch element and method of manufacturing the same | |
| JP5715281B2 (ja) | 半導体装置 | |
| JP7305979B2 (ja) | 半導体装置の製造方法 | |
| US9646951B2 (en) | Method of forming a semiconductor device and structure therefor | |
| CN207896085U (zh) | 多个二极管芯片串联的整流装置 | |
| JP5401409B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term |
Granted publication date: 20170725 |