CN206237188U - Ldo电路 - Google Patents

Abstract

本实用新型涉及一种LDO电路，该LDO电路包括第一电源、第二电源、第一LDO主体模块(002)、第二LDO主体模块(003)和选通模块(004)，第一电源和第二电源用于给LDO电路提供电源；选通模块(004)包括两个输入端，两个输入端分别连接第一电源和第二电源，选通模块(004)用于根据第一电源和第二电源从第一LDO主体模块(002)和第二LDO主体模块(003)中选择之一为芯片内部供电。本实用新型通过在双电源系统，设置选通结构，选择双电源系统中的任一电源给芯片内部供电，同时，通过检测浪涌电压来关断双电源，起到安全的供电。

Description

LDO电路

技术领域

本实用新型涉及高压电路设计领域，尤其涉及一种LDO电路。

背景技术

当前OTG技术应用迅猛发展，现在的OTG不仅局限于数据的传输，还包括能量的传输，在非OTG模式下，能量从一端传输到另一端，而OTG模式下，能量则是相反的传输方向。而相应控制电路的能量则可能来自其中任何一端，如何保证控制电路得到正常的电压，成为必须解决的问题，另外，在USB插拔以及其它恶劣环境下，可能出现高达几百伏浪涌，如何抑制这么大的浪涌也亟需解决。

图1为一般传统的LDO电路，传统的LDO架构仅有一个源供电。该电路由串联调整管P1、采样电阻R1和R2、放大器AMP1，补偿电容C1、HV_BIAS组成。HV_BIAS主要作用是产生电压和电流偏置，补偿电容C1为环路稳定而加，其它器件构成LDO的主体工作电路。采样反馈电压FB加在放大器AMP1的同相输入端，与加在反相输入端的基准VREF相比较，两者的差值经放大器放大后，控制串联调整管的压降，从而稳定输出电压。当输出电压VDD6V降低时，基准电压与取样电压的差值增加，放大器输出电压减小，从而使输出电压升高。相反，若输出电压VDD6V超过所需要的设定值，放大器输出电压增加，从而使输出电压降低。

发明内容

本实用新型的目的是解决上述技术问题，提出了一种LDO电路。

为实现上述目的，本实用新型提供了一种LDO电路，该LDO电路包括：包括第一电源、第二电源、第一LDO主体模块、第二LDO主体模块和选通模块；第一电源和第二电源用于给LDO电路提供电源；选通模块包括两个输入端，两个输入端分别连接第一电源和第二电源，选通模块用于根据第一电源和第二电源从第一LDO主体模块和第二LDO主体模块中选择之一为芯片内部供电。

优选地，选通模块比较第一电源和第二电源，当第一电源大于第二电源时，第一LDO主体模块给芯片内部供电；当第一电源的值小于第二电源的值时，第一LDO主体模块给芯片内部供电。

优选地，选通模块包括：比较器、反相器、第三晶体管和第四晶体管；

比较器的第一输入端连接第一电源，第二输入端连接第二电源，输出端与反相器的输入端、第四晶体管的第二端连接；反相器的输出端与第三晶体管的第二端连接；第三晶体管的第一端与第一LDO主体模块连接，第三晶体管的第三端与第四晶体管的第三端连接；第四晶体管的第一端与第二LDO主体模块连接；

当比较器的第一输入端连接的第一电源的值大于比较器的第二输入端连接的第二电源的值时，第三晶体管处于导通状态，第四晶体管处于截止状态；当比较器的第一输入端的第一电源的值小于比较器的第二输入端的第二电源的值时，第三晶体管处于截止状态，第四晶体管处于导通状态。

优选地，第一LDO主体模块包括：第一晶体管；

第一晶体管的第二端连接第一电源，第一晶体管的第三端与第三晶体管的第一端连接；

当比较器的第一输入端连接的第一电源的值大于比较器的第二输入端连接的第二电源的值时，第三晶体管处于导通状态，使第三晶体管的第一端与第一晶体管的第三端接通，进而使第一LDO主体模块给芯片内部供电。

优选地，第二LDO主体模块包括：第二晶体管；

第二晶体管的第二端输入第二电源，第二晶体管的第三端与第四晶体管的第一端连接；

当比较器的第一输入端连接的第一电源的值小于比较器的第二输入端连接的第二电源的值时，第四晶体管处于导通状态，使第四晶体管的第一端与第二晶体管的第三端接通，进而使第二LDO主体模块给芯片内部供电。

优选地，电路还包括：第一保护模块；

第一保护模块用于在检测浪涌电压时，关断第一LDO主体模块。

优选地，第一保护电路包括：第五晶体管；

第五晶体管的第三端与第一晶体管的第一端连接；

当第五晶体管的第二端检测到浪涌电压时，第五晶体管通过第五晶体管的第三端对第一晶体管的第一端充电，达到关断第一晶体管，保护内部芯片的目的。

优选地，电路还包括：第二保护模块；

第二保护模块用于在检测浪涌电压时，关断第二LDO主体模块。

优选地，第二保护电路包括：第六晶体管；

第六晶体管的第三端与第二晶体管的第一端连接；

当第六晶体管的第二端检测到浪涌电压时，第六晶体管通过第六晶体管的第三端对第二晶体管的第一端充电，达到关断第二晶体管，保护内部芯片的目的。

优选地，电路还包括参考模块；

参考模块用于给第一LDO主体模块和第二LDO主体模块提供工作电压。

本实用新型通过在双电源系统，设置选通结构，选择双电源系统中的任一电源给芯片内部供电，同时，通过检测浪涌电压来关断双电源，起到安全的供电。

附图说明

为了更清楚地说明本实用新型实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术中LDO模块示意图；

图2为本实用新型实施例提供的一种LDO电路的结构示意图；

图3为图2中参考模块的一种实施例的结构示意图；

图4为图2中第一LDO主体模块的一种实施例的结构示意图；

图5为图2中第二LDO主体模块的一种实施例的结构示意图；

图6为图2中选通模块的一种实施例的结构示意图；

图7为图2中第一保护模块的一种实施例的结构示意图；

图8为图2中第二保护模块的一种实施例的结构示意图；

图9为图4或图5中AMP的一种实施例的结构示意图。

具体实施方式

下面通过附图和实施例，对本实用新型的技术方案做进一步的详细描述。

图2为本实用新型实施例提供的LDO电路示意图。如图2所示，LDO电路包括参考模块001、第一LDO主体模块002、第二LDO主体模块003、选通模块004、第一保护模块005和第二保护模块006。

参考模块001的第一输入端输入第一电源USBIN，第二输入端输入第二电源OUT，输出端与第一LDO主体模块002和第二LDO主体模块003连接，提供偏置电压(HV_BG)。

第一LDO主体模块002用于芯片内部供电；第二LDO主体模块003用于给芯片内部供电。

选通模块004用于判断第一电源USBIN和第二电源OUT，当第一电源USBIN大于第二电源OUT时，第一LDO主体模块002处于工作状态给芯片内部供电；当第一电源USBIN小于第二电源OUT时，第二LDO主体模块002处于工作状态给芯片内部供电。

第一保护模块005用于检测第一LDO主体模块002内部，当第一LDO主体模块002检测到浪涌电压时，切断第一LDO主体模块002内部信号，对第一LDO主体模块002进行保护；第二保护模块006用于检测第二LDO主体模块003内部，当第二LDO主体模块003检测到浪涌电压时，切断第二LDO主体模块003内部信号，对第二LDO主体模块003进行保护。

根据给LDO电路提供电源的形式，LDO电路还包括：电源模块，电源模块包括第一电源和第二电源用于给LDO电路提供LDO电路提供电源。

图3为图2中参考模块001的一种实施例的结构示意图。如图3所示，参考模块001包括电力二极管D1、D2，齐纳管ZDIO、PMOS管P10-P70，三极管Q1-Q3，电阻R10-R30，NMOS管N1-N2。

D1的阳极与第一电源USBIN连接，D2的阳极与第二电源OUT连接，D1和D2的公共阴极记为VDD_BG；通过D1、D2，在USBIN，OUT端选通能量供给参考模块001。

D1，D2的公共阴极记为VDD_BG，连接高压PMOS管P10-P70的源极，P10的栅极与P50的栅极、漏极连接，P10的漏极与R30的一端，同时连接P20的栅极、漏极，电阻R30的另一端连接公共参考“地”；P30的栅极连接P20的栅极，P30的漏极与N1的栅极、漏极；P40的栅极连接P50的栅极，P40的漏极连接N1的漏极，N1的源极连接三级管Q1的发射极，三级管Q1的基极、集电极连接公共参考“地”；P50的栅极、漏极连接N2的漏极，N2的源端连接R10的一端，R10的另一端连接三级管Q2的发射极，三级管Q2的基极、集电极连接公共参考“地”；P6的栅极连接P5的栅极、漏极与其构成电流镜像关系，P60的漏极连接R20的一端，R20的另一端连接三极管Q3的发射极，三极管Q3的基极、集电极连接公共参考“地”；P70的栅极连接P50的栅极，与其形成电流镜像关系，给其它模块做电流偏置；20V齐纳钳位管ZDIO，阴极接VDD_BG，阳极接“地”。

晶体管P10、晶体管P20、晶体管P30和电阻R3构成启动电路。由于核心电路(晶体管P40、晶体管P50、晶体管N1、晶体管N2、电阻R10、晶体管Q1和晶体管Q2构成的自偏置架构)有两个简并态，第一种是工作状态，第二种是晶体管P40、晶体管P50、晶体管N1和晶体管N2都处于关闭的零电流状态，第二种状态需要避免；当核心电路处于第二种工作状态，晶体管P10、晶体管P40、晶体管P50、晶体管P60和晶体管P70内部都没有电流，由于齐纳管ZDIO的存在，使得二极管接法的晶体管P20和电阻R30构成对地存在电流，由于晶体管P20和晶体管P30成镜像关系，晶体管P30镜像晶体管P20的电流，晶体管P30导通了，进而与晶体管P30漏极连接的晶体管N1也导通，与晶体管N1成镜像的晶体管N2也导通，由于晶体管N2导通拉低了与晶体管N2漏极连接的晶体管P50的栅极、漏极电压，进而使整个核心电路导通。启动电路的正确开启，对核心电路的正常工作很重要。

为了将启动电路与核心电路之间的工作相互隔离，只在核心电路需要开启时，启动电路才工作，否则启动电路是不工作的。

在启动电路工作了，也就是晶体管P50也导通了，与晶体管P50成镜像的晶体管P10也导通，为了将启动电路与核心电路的工作相互隔离，将晶体管P10的尺寸设置较大，能够将晶体管P20的栅极、漏极节点电压拉至接近HV_BG，这样就关断了晶体管P20和晶体管P30，进而启动电路不会影响核心电路。

核心电路(晶体管P40、晶体管P50、晶体管N1、晶体管N2、电阻R10、晶体管Q1和晶体管Q2构成)通过晶体管P40、晶体管P50，晶体管N1、晶体管N2、晶体管Q1、晶体管Q2和R10产生与温度成正比的电流；该电流是晶体管P50的电流，通过晶体管P60镜像晶体管P50的电流，并让晶体管P60的电流流过电阻R20和二极管接法的三极管Q3；使其得到与温度和电源电压基本无关的参考电压HV_BG，该参考电压HV_BG用于给第一LDO主体模块002和第二LDO主体模块003提供电压。参考模块001的另一个输出电压(HV_BIAS)，则是由晶体管P70镜像晶体管P50的电流，给LDO电路做电流偏置，此处P70(HV_BIAS)可以有几组，图3中仅画出一组示意。

其中，D1，D2作为能量选择器件，巧妙的实现了不管USBIN、OUT哪路源有电，偏置部分都能有能量供给，启动电路能够保证核心电路脱离我们不想要的简并态，进入正常的工作态，而晶体管P60、电阻R20、三极管Q3构成电压参考部分，晶体管P70则形成电流参考部分，20V齐纳管ZDIO，保证了VDD_BG节点电压，在安全合理的范围，提高了带隙的电源抑制。

参考模块001还可以通过其它的电路来实现这个技术方案。

图4为图2中第一LDO主体模块002的一种实施例的结构示意图。如图4所示，第一LDO主体模块002包括运放第一运算放大器AMP1，第一调整管P1(PMOS)，补偿电容C1，采样分压电阻R1，R2。

第一运放AMP1的第一输入端与参考模块001的输出电压(HV_BG)，第二输入端与电阻R1和电阻R2的连接点连接，输出端与调整管P1的栅极和补偿电容C1的一端连接。

调整管P1的源极与第一电源USBIN连接，调整管P1的漏极与R2的一端和补偿电容C1的一端连接，调整管P1的漏极为第一LDO主体002的输出端。

第一LDO主体模块002用于为芯片内部供电。

第一LDO主体模块002还可以通过其它的电路来实现这个技术方案。

图5为图2中第二LDO主体模块003的一种实施例的结构示意图。如图5所示，第二LDO主体模块003与第一LDO主体模块002的结构相同。只是调整管P2的源极与第二电源OUT连接。这样相同结构的第一LDO主体模块002和第二LDO主体模块003能够保证不管是第一电源USBIN和第二电源OUT接入，LDO电路都能给芯片提供所需的工作电压。

第二LDO主体模块003还可以通过其它的电路来实现这个技术方案。

图6为图2中选通模块004的一种实施例的结构示意图。如图6所示，选通模块004包括迟滞比较器COMP，反相器NOT0，选通开关管P3、P4，旁路电容C3。

迟滞比较器COMP的第一输入端与第一电源USBIN连接，第二输入端与第二电源OUT连接，输出端与反相器NOT0的输入端、开关管P4的栅极连接。

反相器NOT0的输入端与迟滞比较器的输出端、开关管P4的栅极连接，输出端与开关管P3的栅极连接。

开关管P3的漏极与第一LDO主体模块002的输出端输出VLDO_USBIN连接，开关管P3的源极与旁路电容C3的一端，以及开关管P4的源极连接，标记为VDD6V；该节点VDD6V为LDO电路的输出端。

开关管P4的漏极与第二LDO主体模块003输出端输出VLDO_OUT连接。

旁路电容C3的另一端连接公共参考“地”。

选通模块004用于判断第一电源USBIN和第二电源OUT，当第一电源USBIN大于第二电源OUT时，开关管P3截止，开关管P4导通，第二LDO主体模块003选择给芯片内部供电；当第一电源USBIN小于第二电源OUT时，开关管P3导通，开关管P4截止，第一LDO主体模块002选择给芯片内部供电；控制开关管P3，P4不同时导通，从而避免了电压源USBIN和OUT之间会有直接通路，并且保证了LDO输出给芯片正常供电。

选通模块004还可以通过其它的电路来实现这个技术方案。

图7为图2中第一保护模块005的一种实施例的结构示意图。如图7所示，第一保护模块005包括控制管P5，齐纳管Z5，电阻R5，电容C5，P5的源极和R5。

齐纳管Z5的电压为6V，齐纳管Z5的阴极与第一电源USBIN、电阻R5的一端连接以及P5的源极连接；齐纳管Z5的阳极与P1的栅极，以及电容C5的一端连接。C5的另一端连接参考“地”。

P5的漏极为第一保护模块005输出端，记为VC。

当控制管P5的源极检测到浪涌电压时，控制管P5等效为阻值较小的电阻，进而对第一LDO主体模块002的调整管P1的栅极充电，达到关断调整管P1，保护内部芯片的目的。

第一保护模块005还可以通过其它的电路来实现这个技术方案。

图8为图2中第二保护模块006的一种实施例的结构示意图。如图8所示，第二保护模块006包括控制管P6，齐纳管Z6，电阻R6，电容C6，P6的源极和R6。

齐纳管Z6的电压为6V，齐纳管Z6的阴极与第二电源OUT、电阻R6的一端连接以及P6的源极连接；齐纳管Z6的阳极与P6的栅极，以及电容C6的一端连接。C6的另一端连接参考“地”。

P6的漏极为第二保护模块006输出端，记为VC。

当控制管P6的源极检测到浪涌电压时，控制管P6等效为阻值较小的电阻，进而对第二LDO主体模块003的调整管P2的栅极充电，达到关断调整管P1，保护内部芯片的目的。

第二保护模块006还可以通过其它的电路来实现这个技术方案。

图9图4或图5中的AMP的一种实施例的结构示意图。如图9所示，AMP包括晶体管P100、晶体管P200、晶体管P300、晶体管P400、晶体管P500、晶体管N100、晶体管N200、晶体管N300和晶体管N400。

晶体管P100的源极与图3中的VDD_BG连接，晶体管P100的栅极与BIASP1连接，晶体管P100的漏极与晶体管P200的源极、晶体管P300的源极连接；晶体管P200的栅极与V+连接，晶体管P200的漏极与晶体管N100的漏极、晶体管N100的漏极连接；晶体管P300的栅极与附图3中的HV_BG连接，晶体管P300的漏极与晶体管N400的源极、晶体管N200的漏极连接；在第一LDO主体模块002内部的AMP的晶体管P400的源极与晶体管P500的源极与电源USBIN连接，在第二LDO主体模块003内部的AMP的晶体管P400的源极与晶体管P500的源极与电源OUT连接；晶体管P400的栅极、漏极与晶体管P500的栅极、晶体管N300的漏极连接；晶体管P500的漏极与AMP的输出端VOUT、晶体管N400的漏极、电容C100的一端连接；晶体管N300的栅极与晶体管N400的栅极连接；晶体管N100的栅极与晶体管N100的栅极连接；晶体管N100的源极与晶体管N200的源极、电容C100的另一端、“地”连接。

AMP工作过程，HV_BG连接运放AMP中晶体管P300的栅极，反馈的电压由电阻R1和电阻R2的接点产生，当采样反馈的电压(附图4中的电阻R1和电阻R2为采样分压电阻，电阻R1和电阻R2的接点为反馈电压节点)小于HV_BG时。由于P100为恒流源，当反馈电压低于HV_BG电压时，P200的源栅电压会大于P300的源栅电压，故P200电流增加，P300电流减小。由于晶体管N100、晶体管N200为恒流源偏置，这样晶体管P400电流减小，晶体管P500与P400为镜像关系，P500的电流也同样减小，晶体管N200的下拉电流不变，这样VOUT节点电压减小，第一LDO主体模块002中调整管P1(和第二LDO主体模块003中调整管P2)栅源电压增加，增强导通能力，VDD6V升高，FB电压升高；当采样反馈电压大于HV_BG时候则是相反的动作过程。

图9可以看到输入对管的电流偏置的电压为001模块输出的VDD_BG，折叠部分(晶体管P400、晶体管P500、晶体管N100、晶体管N200、晶体管N300、晶体管N400构成)用于对电压源USBIN和OUT进行调整，调整为适合LDO电路供电的电源，这样就保证了LDO电路中晶体管都能处在安全范围内工作，不会被被恶劣情况下出现的浪涌电压损坏。

当电源USBIN足够高，调整后，LDO的输出电压：

VLDO_USBIN＝HV_BG*(1+R2/R1)

当USBIN工作电压较低时候，不能够提供满足VLDO_USBIN的电压时候，由于运放的高增益特性，调整管P1直接被拉进线性区，这样从USBIN到VLDO_USBIN仅损失了调整管P1上的压降VDS_P1。

本实用新型通过在双电源系统，设置选通结构，选择双电源系统中的任一电源给芯片内部供电，同时，通过检测浪涌电压来关断双电源，起到安全的供电。

以上所述的具体实施方式，对本实用新型的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本实用新型的具体实施方式而已，并不用于限定本实用新型的保护范围，凡在本实用新型的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (10)

1.一种LDO电路，包括第一电源和第二电源，所述第一电源和所述第二电源用于给所述LDO电路提供电源，其特征在于，所述LDO电路还包括:第一LDO主体模块(002)、第二LDO主体模块(003)和选通模块(004)；

所述选通模块(004)包括两个输入端，所述两个输入端分别连接所述第一电源和所述第二电源，所述选通模块(004)用于根据所述第一电源和所述第二电源从所述第一LDO主体模块(002)和所述第二LDO主体模块(003)中选择之一为芯片内部供电。

2.根据权利要求1所述的电路，其特征在于，所述选通模块(004)比较所述第一电源和所述第二电源，当所述第一电源大于所述第二电源时，所述第一LDO主体模块(002)给芯片内部供电；当所述第一电源的值小于所述第二电源的值时，所述第一LDO主体模块(003)给芯片内部供电。

3.根据权利要求2所述的电路，其特征在于，所述选通模块(004)包括：比较器(COMP)、反相器、第三晶体管(P3)和第四晶体管(P4)；

所述比较器(COMP)的第一输入端连接第一电源，第二输入端连接第二电源，输出端与所述反相器的输入端、所述第四晶体管(P4)的第二端连接；所述反相器的输出端与所述第三晶体管(P3)的第二端连接；所述第三晶体管(P3)的第一端与所述第一LDO主体模块(002)连接，所述第三晶体管(P3)的第三端与所述第四晶体管(P4)的第三端连接；所述第四晶体管(P4)的第一端与所述第二LDO主体模块(003)连接；

当所述比较器(COMP)的第一输入端连接的所述第一电源的值大于所述比较器(COMP)的第二输入端连接的所述第二电源的值时，所述第三晶体管(P3)处于导通状态，所述第四晶体管(P4)处于截止状态；当所述比较器(COMP)的第一输入端的所述第一电源的值小于所述比较器(COMP)的第二输入端的所述第二电源的值时，所述第三晶体管(P3)处于截止状态，所述第四晶体管(P4)处于导通状态。

4.根据权利要求3所述的电路，其特征在于，所述第一LDO主体模块(002)包括：第一晶体管(P1)；

所述第一晶体管(P1)的第二端连接所述第一电源，所述第一晶体管(P1)的第三端与所述第三晶体管(P3)的第一端连接；

当所述比较器(COMP)的第一输入端连接的所述第一电源的值大于所述比较器(COMP)的第二输入端连接的所述第二电源的值时，所述第三晶体管(P3)处于导通状态，使所述第三晶体管(P3)的第一端与所述第一晶体管(P1)的第三端接通，进而使所述第一LDO主体模块(002)给所述芯片内部供电。

5.根据权利要求3所述的电路，其特征在于，所述第二LDO主体模块(003)包括：第二晶体管(P2)；

所述第二晶体管(P2)的第二端输入所述第二电源，所述第二晶体管(P2)的第三端与所述第四晶体管(P4)的第一端连接；

当所述比较器(COMP)的第一输入端连接的所述第一电源的值小于所述比较器的第二输入端连接的所述第二电源的值时，所述第四晶体管(P4)处于导通状态，使所述第四晶体管(P4)的第一端与所述第二晶体管(P2)的第三端接通，进而使所述第二LDO主体模块(003)给所述芯片内部供电。

6.根据权利要求4所述的电路，其特征在于，所述电路还包括：第一保护模块(005)；

所述第一保护模块(005)用于在检测浪涌电压时，关断所述第一LDO主体模块(002)。

7.根据权利要求6所述的电路，其特征在于，所述第一保护模块(005)包括：第五晶体管(P5)；

所述第五晶体管(P5)的第三端与所述第一晶体管(P1)的第一端连接；

当所述第五晶体管(P5)的第二端检测到浪涌电压时，所述第五晶体管(P5)通过所述第五晶体管(P5)的第三端对所述第一晶体管(P1)的第一端充电，达到关断所述第一晶体管(P1)，保护内部芯片的目的。

8.根据权利要求5所述的电路，其特征在于，所述电路还包括：第二保护模块(006)；

所述第二保护模块(006)用于在检测浪涌电压时，关断所述第二LDO主体模块(003)。

9.根据权利要求8所述的电路，其特征在于，所述第二保护模块(005)包括：第六晶体管(P6)；

所述第六晶体管(P6)的第三端与所述第二晶体管(P2)的第一端连接；

当所述第六晶体管(P6)的第二端检测到浪涌电压时，所述第六晶体管(P6)通过所述第六晶体管(P5)的第三端对所述第二晶体管(P2)的第一端充电，达到关断所述第二晶体管(P2)，保护内部芯片的目的。

10.根据权利要求1所述的电路，其特征在于，所述电路还包括参考模块(001)；

所述参考模块(001)用于给所述第一LDO主体模块(002)和所述第二LDO主体模块(003)提供工作电压。