CN209118269U - 一种Mbus接口控制电路 - Google Patents
一种Mbus接口控制电路 Download PDFInfo
- Publication number
- CN209118269U CN209118269U CN201821955662.4U CN201821955662U CN209118269U CN 209118269 U CN209118269 U CN 209118269U CN 201821955662 U CN201821955662 U CN 201821955662U CN 209118269 U CN209118269 U CN 209118269U
- Authority
- CN
- China
- Prior art keywords
- module
- resistor
- pin
- mbus
- interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn - After Issue
Links
- 238000005070 sampling Methods 0.000 claims abstract description 61
- 238000006243 chemical reaction Methods 0.000 claims abstract description 37
- 238000004891 communication Methods 0.000 claims description 9
- 230000005611 electricity Effects 0.000 claims description 8
- 230000008054 signal transmission Effects 0.000 abstract description 5
- 230000006870 function Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 230000008901 benefit Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 238000005265 energy consumption Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000036632 reaction speed Effects 0.000 description 1
Abstract
本实用新型提供一种Mbus接口控制电路，包括电平控制参考模块，根据主机发送的控制信号生成参考电压，将参考电压发送到电压转换及逻辑控制模块；信号采样接收模块，对电压转换及逻辑控制模块进行电流信号采样，根据采样信号生成传输到主机的数据信号；逻辑限流保护模块，根据采样信号生成控制电压，并将控制电压发送到电压转换及逻辑控制模块；电压转换及逻辑控制模块，根据参考电压和控制电压控制M_BUS接口模块的电流信号通断，将电流信号传输到信号采样接收模块；M_BUS接口模块，连接后级MBUS从机电路。本申请通过硬件电路之间的逻辑控制，实现对MBUS线路的过流保护、上断电和信号传输控制，最大程度的降低损耗，大大提高了MBUS电路的稳定性和可靠性。
Description
技术领域
本实用新型涉及通信和物联网技术领域，尤其涉及一种Mbus接口控制电路。
背景技术
仪表总线(meter bus,M-Bus)是一种新型总线结构，M-Bus主要特点是经由两条无极性传输线来同时供电和传输串行数据，而各个子站(以不同的ID确认)并联在M-Bus总线上。将M-Bus用于各类仪表或相关装置的能耗类智能管理系统中时，可对相关数据或信号进行采集并传递至集中器，然后再通过相应的接口传至主站。利用M-Bus可大大简化住宅小区，办公场所等能耗智能化管理系统的布线和连接，且具有结构简单、造价低廉、可靠性高的特点。
现有技术中，常用的M-Bus电路包括以下几种类型：
1)通过前级滤波差分放大电路和信号输出电路的逻辑组合来提高接收信号的强度、增强信号输出稳定性，从而增加了节点带载数量，提高了电路的负载能力以及电路信号的抗干扰能力，该方案没有电流异常检测的功能，一旦后极出现短路等过流问题，很容易造成前级的电路烧坏，且不可恢复；另外，由于该方案采用了多级放大电路以及滤波电路，使得仅仅MBUS接收电路就十分复杂，若再增加发送相关电路，则整个MBUS接口会更加复杂，体积更加庞大，成本也会更高。
2)电路通过分立元器件搭建起来的，必须配合单片机等控制器来实现完整的过载保护，信号传输和供电的功能，这使得整个系统反应速度较慢，并可能存在系统挂死的风险，可靠性低。
3)通过简化分立原件数量，来完成M-BUS接口电路，通过三极管和分压电阻的控制，实现MCU数据的收发，在该电路设计上，由于三极管的差异，该方案会导致不同工作电路，触发电流不相同，影响产品的一致性，且容易导致接受数据端RX处于中间状态，进而导致采样数据混淆；另外限流保护功能直接使用的是过流保护器件，一旦后极有短路现象，过流器件将会保护，断开电路，此次必须通过人工更换器件来恢复接口电路的功能，电路不具有自恢复功能，实用性差。
实用新型内容
鉴于上述问题，提出了本实用新型以便提供一种克服上述问题或者至少部分地解决上述问题的一种Mbus接口控制电路。
本实用新型实施例提供了一种Mbus接口控制电路，包括电压转换及逻辑控制模块以及分别与所述电压转换及逻辑控制模块连接的电平控制参考模块、逻辑限流保护模块、信号采样接收模块和M_BUS接口模块；
所述电平控制参考模块，与主机连接，用于根据主机发送的控制信号生成参考电压，并将所述参考电压发送到电压转换及逻辑控制模块；
所述信号采样接收模块，与所述逻辑限流保护模块连接，用于对所述电压转换及逻辑控制模块进行电流信号采样，根据采样信号生成传输到主机的数据信号，并将采样信号发送到所述逻辑限流保护模块；
所述逻辑限流保护模块，用于根据所述采样信号生成控制电压，并将所述控制电压发送到所述电压转换及逻辑控制模块；
所述电压转换及逻辑控制模块，用于根据所述参考电压和所述控制电压控制所述M_BUS接口模块的电流信号通断，同时将电流信号传输到所述信号采样接收模块；
所述M_BUS接口模块，用于连接后级MBUS从机电路。
其中，所述电平控制参考模块包括电阻器R1、R2、R3、R11、NMOS管K1、PMOS管K2，主机的TXD接口与所述NMOS管K1的栅极相连，所述NMOS管K1的源极与地网络相连，所述NMOS管K1的漏极与所述电阻器R1的一端相连，所述电阻器R1的另一端与电源网络V1相连，所述NMOS管K1的漏极还与所述PMOS管K2的栅极相连，所述PMOS管K2的漏极与电阻器R11的一端相连，所述电阻器R11的另一端与电源网络V1相连，所述PMOS管K2的源极同时与电阻器R2、R3和所述电压转换及逻辑控制模块相连，电阻器R2的另一端与电源网络V1相连，电阻器R3的另一端与地网络相连。
其中，所述逻辑限流保护模块包括电阻器R6、R7、比较器U1和PMOS管K4，所述电阻器R6的一端连接电源网络V1，另一端连接电阻器R7的一端，同时连接比较器U1的第3管脚，所述电阻器R7的另一端连接地网络，所述比较器U1的第4管脚与信号采样接收模块相连，所述比较器U1的第5管脚与电源网络V1连接。所述比较器U1的第2管脚与地网络相连，所述比较器U1的第1管脚与所述PMOS管K4的栅极相连，所述PMOS管K4的漏极与电源网络V1相连，所述PMOS管K4的源极与电压转换及逻辑控制模块相连接。
其中，所述信号采样接收模块包括采样电阻R8，比较器U3，采样放大器U4以及电阻器R9、R10，所述采样电阻R8的一端分别与电源网络V2、所述采样放大器U4的第3管脚连接，所述采样电阻R8的另一端分别与所述采样放大器U4的第2管脚、所述电压转换及逻辑控制模块相连接，所述采样放大器U4的第4管脚与电源网络V2相连接，所述采样放大器U4的第5管脚与地网络连接，所述采样放大器U4的第1管脚分别与所述比较器U3的第4管脚和逻辑限流保护模块连接，所述电阻器R9一端与电源网络V1连接，所述电阻器R9另一端分别与电阻器R10的一端、所述比较器U3的第3管脚连接，所述电阻器R10的另一端与地网络连接，所述比较器U3的第5管脚与电源网络V1连接，所述比较器U3的第1管脚与所述主机的RXD接口连接，所述比较器U3的第2管脚与地网络连接。
其中，所述电压转换及逻辑控制模块包括第一运放模块U2、PMOS管K3、电阻器R4和R5，所述第一运放模块U2的第2管脚与所述电平控制参考模块连接，所述第一运放模块U2的第3管脚分别与所述逻辑限流保护模块、电阻器R4和R5连接点P1相连，所述第一运放模块U2的第4管脚与电源网路V2连接，所述第一运放模块U2的第5管脚与地网络连接，所述第一运放模块U2的第1管脚与所述PMOS管K3的栅极连接；所述PMOS管K3的源极分别与所述电阻器R4一端和所述M_BUS接口模块相连接，所述PMOS管K3的漏极与所述信号采样接收模块相连；所述电阻器R4的另一端与电阻器R5的一端相连接，电阻器R5的另一端分别与地网络和M_BUS接口模块相连接。
其中，所述M_BUS接口模块包括MBUS+接口和MBUS-接口。
其中，所述PMOS管K3的源极与所述M_BUS接口模块的MBUS+接口相连接，所述电阻器R5的另一端与M_BUS接口模块的MBUS-接口相连接。
其中，所述第一运放模块U2的第3管脚与所述逻辑限流保护模块的所述PMOS管K4的源极相连接。
其中，所述Mbus接口控制电路还包括通信接口，所述电平控制参考模块的NMOS管K1的栅极通过所述通信接口与所述主机的TXD接口连接，所述信号采样接收模块的比较器U3的第1管脚通过所述通信接口与所述主机的RXD接口连接。
本实用新型实施例提供的Mbus接口控制电路，通过集成元器件搭建起来的电路，完全通过硬件电路之间的逻辑控制，来实现对MBUS线路的过流保护、上断电和信号传输控制，尤其是电路在完成过流保护的检测和逻辑控制过程，响应速度快，可最大程度的降低损耗，且具有自恢复功能，由于逻辑控制均采用硬件电路实现的，集成度高，大大提高了MBUS电路的稳定性和可靠性。
上述说明仅是本实用新型技术方案的概述，为了能够更清楚了解本实用新型的技术手段，而可依照说明书的内容予以实施，并且为了让本实用新型的上述和其它目的、特征和优点能够更明显易懂，以下特举本实用新型的具体实施方式。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本实用新型的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1为本实用新型实施例提供的Mbus接口控制电路的结构示意图；
图2为本实用新型实施例提供的电平控制参考模块的电路示意图；
图3为本实用新型实施例提供的逻辑限流保护模块的电路示意图；
图4为本实用新型实施例提供的信号采样接收模块的电路示意图；
图5为本实用新型实施例提供的电压转换及逻辑控制模块的电路示意图；
图6为本实用新型实施例提供的M_BUS接口模块的电路示意图；
图7本实用新型实施例提供的Mbus接口控制电路的整体电路图。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
本技术领域技术人员可以理解，除非另外定义，这里使用的所有术语(包括技术术语和科学术语)，具有与本实用新型所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语，应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非被特定定义，否则不会用理想化或过于正式的含义来解释。
本实用新型实施例提供了一种Mbus接口控制电路，如图1所示，包括电平控制参考模块11、电压转换及逻辑控制模块12、逻辑限流保护模块13、信号采样接收模块14和M_BUS接口模块15，所述电平控制参考模块11、逻辑限流保护模块13、信号采样接收模块14和M_BUS接口模块15分别与所述电压转换及逻辑控制模块12连接，其中：
电平控制参考模块11，与主机连接，用于根据主机发送的控制信号生成参考电压，并将所述参考电压发送到电压转换及逻辑控制模块12；
所述信号采样接收模块14，与所述逻辑限流保护模块13连接，用于对所述电压转换及逻辑控制模块12进行电流信号采样，根据采样信号生成传输到主机的数据信号，并将采样信号发送到所述逻辑限流保护模块13；
所述逻辑限流保护模块13，用于根据所述采样信号生成控制电压，并将所述控制电压发送到所述电压转换及逻辑控制模块12；
所述电压转换及逻辑控制模块12，用于根据所述参考电压和所述控制电压控制所述M_BUS接口模块15的电流信号通断，同时将电流信号传输到所述信号采样接收模块；
所述M_BUS接口模块15，用于连接后级MBUS从机电路。
本实用新型实施例提供的Mbus接口控制电路，通过集成元器件搭建起来的电路，完全通过硬件电路之间的逻辑控制，来实现对MBUS线路的过流保护、上断电和信号传输控制，尤其是电路在完成过流保护的检测和逻辑控制过程，响应速度快，可最大程度的降低损耗，且具有自恢复功能，由于逻辑控制均采用硬件电路实现的，集成度高，大大提高了MBUS电路的稳定性和可靠性。
在一个具体实施例中，所述电平控制参考模块11包括电阻器R1、R2、R3、R11、NMOS管K1、PMOS管K2。如图2所示，主机的TXD接口与所述NMOS管K1的栅极相连，所述NMOS管K1的源极与地网络相连，所述NMOS管K1的漏极与所述电阻器R1的一端相连，所述电阻器R1的另一端与电源网络V1相连，所述NMOS管K1的漏极还与所述PMOS管K2的栅极相连，所述PMOS管K2的漏极与电阻器R11的一端相连，所述电阻器R11的另一端与电源网络V1相连，所述PMOS管K2的源极同时与电阻器R2、R3和所述电压转换及逻辑控制模块相连，电阻器R2的另一端与电源网络V1相连，电阻器R3的另一端与地网络相连。
其中V_ref1的值可用(1)、(2)表示：
当TXD为高电平时：
V_ref1＝(V1*R3)/(R2+R3) (1)
当TXD为低电平时：
V_ref1＝(V1*R3)/(R3+R11) (2)
举例说明：电平控制参考模块主要实现的功能是把主机发来的TXD控制信号转换成V_ref电压传输到电压转换及逻辑控制模块。具体的以图7所设置的参数为例，当TXD发送信号为低的时候，KI不导通，此时K2的G极为高，K2不导通，通过R2和R3的分压作用，由公式(1)得输出到模块2的电压Vref1＝1V；当TXD发送信号为高的时候，KI导通，此时K2的G极为低，K2导通，通过R2和R3的分压作用失效，由公式(2)的输出到模块2的电压Vref1＝3.2V。
在一个具体实施例中，所述逻辑限流保护模块13包括电阻器R6、R7、比较器U1和PMOS管K4。如图3所示，所述电阻器R6的一端连接电源网络V1，另一端连接电阻器R7的一端，同时连接比较器U1的第3管脚，所述电阻器R7的另一端连接地网络，所述比较器U1的第4管脚与信号采样接收模块相连，所述比较器U1的第5管脚与电源网络V1连接。所述比较器U1的第2管脚与地网络相连，所述比较器U1的第1管脚与所述PMOS管K4的栅极相连，所述PMOS管K4的漏极与电源网络V1相连，所述PMOS管K4的源极与电压转换及逻辑控制模块相连接。
具体的，逻辑限流保护模块13所限制电流大小可调，大小可通过公式(3)表示：
I＝Vref2*α (3)
式中R8表示其对应电阻值，G表示仪表放大器的增益，其值可根据不同需求选取，Vref表示U1的第3管脚的输入电压，α为电流增益参数，其值由G和R8的值决定的，I表示所限制的电流大小值。
举例说明：逻辑限流保护模块13的功能实现是通过信号采样接收模块传来的告警电压信号通过U1的第4管脚输入，通过R6和R7的分压作用，由公式(3)可知Vref2＝1.65V电压信号输入U1的第3管脚，U1通过比较第3管脚和第4管脚的电压大小来控制K4的通断，进而控制电压转换及逻辑控制模块的开关。具体的以图7所设置的参数为例，当U1的第4管脚电压小于Vref2＝1.65V时，U1的第1管脚输出端为V1值相等电压，此时PMOS管K4处于截止区，不导通；当U1的第4管脚电压大于1.65V时(信号采样接收模块发来的大与Vref2的电压反馈信号说明MBUS后极电路有短路或者其他导致过流的故障出现)，U1的第1管脚输出端为0V电压，此时PMOS管K4处于饱和区，完全导通，此时，K4的S极会输出到电压转换及逻辑控制模块，使其停止正常工作，从而实现限流保护的作用。
在一个具体实施例中，所述信号采样接收模块14包括采样电阻R8，比较器U3，采样放大器U4以及电阻器R9、R10。如图4所示，所述采样电阻R8的一端分别与电源网络V2、所述采样放大器U4的第3管脚连接，所述采样电阻R8的另一端分别与所述采样放大器U4的第2管脚、所述电压转换及逻辑控制模块相连接，所述采样放大器U4的第4管脚与电源网络V2相连接，所述采样放大器U4的第5管脚与地网络连接，所述采样放大器U4的第1管脚分别与所述比较器U3的第4管脚和逻辑限流保护模块13连接，所述电阻器R9一端与电源网络V1连接，所述电阻器R9另一端分别与电阻器R10的一端、所述比较器U3的第3管脚连接，所述电阻器R10的另一端与地网络连接，所述比较器U3的第5管脚与电源网络V1连接，所述比较器U3的第1管脚与所述主机的RXD接口连接，所述比较器U3的第2管脚与地网络连接。
举例说明：信号采样接收模块14的功能实现以图7所设置的参数为例，通过U4检测R8两端的电压差△V，通过U4内部处理放大一定的倍数，通过U4的第1管脚输出到逻辑限流保护模块和比较器U3的第4管脚，R9和R10通过分压作用输出到U3的第3管脚参考电压Vref3＝0.8V,当U3的第4管脚电压大于U3的第3管脚电压时，U3的第一管脚输出低电平，当U3的第4管脚电压小于U3的第3管脚电压时，U3的第一管脚输出高电平，将数据信号传输到主机的接收端，完成数据的接收功能。
在一个具体实施例中，所述电压转换及逻辑控制模块12包括第一运放模块U2、PMOS管K3、电阻器R4和R5。如图5所示，所述第一运放模块U2的第2管脚与所述电平控制参考模块连接，所述第一运放模块U2的第3管脚分别与所述逻辑限流保护模块、电阻器R4和R5连接点P1相连，所述第一运放模块U2的第4管脚与电源网路V2连接，所述第一运放模块U2的第5管脚与地网络连接，所述第一运放模块U2的第1管脚与所述PMOS管K3的栅极连接；所述PMOS管K3的源极分别与所述电阻器R4一端和所述M_BUS接口模块相连接，所述PMOS管K3的漏极与所述信号采样接收模块相连；所述电阻器R4的另一端与电阻器R5的一端相连接，电阻器R5的另一端分别与地网络和M_BUS接口模块相连接。
具体的，关键点P1、P2、P3的电压值大小可用以下公式表示：
VP3＝0 (8)
其中Rmos为K3的内阻，VP1、VP2随着Rmos变化而动态变化。
举例说明：电压转换及逻辑控制模块12实现的功能通过比较U2的第2、第3管脚的输入值，决定第1管脚输出电平的高低，来控制K3的工作状态，进而通过R4和R5的分压作用，低功耗，准确的将发送数据传输至M_BUS接口模块。具体的以图7所设置的参数为例，当U2的第2管脚输入值Vref1＝1V时，调整电压转换及逻辑控制模块内部电路工作在负反馈状态，K3工作在可变电阻区，此时K3的源极输出由公式(6)、(7)可得VP2为12V,P1点电压保持在1V，即U2的第3管脚电压在1V，此时输出到M_BUS接口模块的MBUS+电压为12V，MBUS-电压即VP3为0V；当U2的第2管脚输入值Vref1＝3.2V时，调整电压转换及逻辑控制模块内部电路工作在负反馈状态，K3工作在饱和区，此时K3的源极输出为24V,通过R4和R5的分压作用，P1点电压为2V，即U2的第3管脚电压在2V，保持K3工作在饱和区，此时输出到M_BUS接口模块的MBUS+电压为24V，MBUS-电压为0V。另外逻辑限流保护模块一旦发出3.3V电压信号到U2的第3管脚，那么两种无论Vref1为1V还是3.2V,此时U2的第1管脚为24V,K3不导通，MBUS+和MBUS-均为0V,逻辑限流保护模块只有在后级电路短路或者其他导致大电流的故障时才会发出3.3V电压信号，进而实现来保护后级电路作用。
在本实用新型实施例中，所述M_BUS接口模块15包括MBUS+接口和MBUS-接口。如图6所示，M_BUS接口模块主要包括可连接后极Mbus从机电路的接口端子，用于后级Mbus从机电路的接口。其中，所述PMOS管K3的源极与所述M_BUS接口模块的MBUS+接口相连接，所述电阻器R5的另一端与M_BUS接口模块的MBUS-接口相连接。
进一步地，所述第一运放模块U2的第3管脚与所述逻辑限流保护模块的所述PMOS管K4的源极相连接。
进一步地，所述Mbus接口控制电路还包括通信接口，所述电平控制参考模块的NMOS管K1的栅极通过所述通信接口与所述主机的TXD接口连接，所述信号采样接收模块的比较器U3的第1管脚通过所述通信接口与所述主机的RXD接口连接。
本实用新型施例提供的Mbus接口控制电路，在主机不进行收发数据时，该电路不会工作，因而也不会产生静态损耗；在主机进行收发数据时，由于信号采样接收模块的反馈作用，使得逻辑限流保护模块跟电压转换及逻辑控制模块的配合，实现了电路自动限流保护的功能，且实现限流大小可调节，能够抑制和预防后极电路损坏的功能。电路在完成过流保护的检测和逻辑控制过程，响应速度快，可最大程度的降低损耗，且具有自恢复功能，由于逻辑控制均采用硬件电路实现的，大大提高了MBUS电路的稳定性和可靠性。
本领域的技术人员能够理解，尽管在此的一些实施例包括其它实施例中所包括的某些特征而不是其它特征，但是不同实施例的特征的组合意味着处于本实用新型的范围之内并且形成不同的实施例。例如，在下面的权利要求书中，所要求保护的实施例的任意之一都可以以任意的组合方式来使用。
最后应说明的是：以上实施例仅用以说明本实用新型的技术方案，而非对其限制；尽管参照前述实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案的精神和范围。
Claims (9)
1.一种Mbus接口控制电路，其特征在于，包括电压转换及逻辑控制模块以及分别与所述电压转换及逻辑控制模块连接的电平控制参考模块、逻辑限流保护模块、信号采样接收模块和M_BUS接口模块；
所述电平控制参考模块，与主机连接，用于根据主机发送的控制信号生成参考电压，并将所述参考电压发送到电压转换及逻辑控制模块；
所述信号采样接收模块，与所述逻辑限流保护模块连接，用于对所述电压转换及逻辑控制模块进行电流信号采样，根据采样信号生成传输到主机的数据信号，并将采样信号发送到所述逻辑限流保护模块；
所述逻辑限流保护模块，用于根据所述采样信号生成控制电压，并将所述控制电压发送到所述电压转换及逻辑控制模块；
所述电压转换及逻辑控制模块，用于根据所述参考电压和所述控制电压控制所述M_BUS接口模块的电流信号通断，同时将电流信号传输到所述信号采样接收模块；
所述M_BUS接口模块，用于连接后级MBUS从机电路。
2.根据权利要求1所述的Mbus接口控制电路，其特征在于，所述电平控制参考模块包括电阻器R1、R2、R3、R11、NMOS管K1、PMOS管K2，主机的TXD接口与所述NMOS管K1的栅极相连，所述NMOS管K1的源极与地网络相连，所述NMOS管K1的漏极与所述电阻器R1的一端相连，所述电阻器R1的另一端与电源网络V1相连，所述NMOS管K1的漏极还与所述PMOS管K2的栅极相连，所述PMOS管K2的漏极与电阻器R11的一端相连，所述电阻器R11的另一端与电源网络V1相连，所述PMOS管K2的源极同时与电阻器R2、R3和所述电压转换及逻辑控制模块相连，电阻器R2的另一端与电源网络V1相连，电阻器R3的另一端与地网络相连。
3.根据权利要求1所述的Mbus接口控制电路，其特征在于，所述逻辑限流保护模块包括电阻器R6、R7、比较器U1和PMOS管K4，所述电阻器R6的一端连接电源网络V1，另一端连接电阻器R7的一端，同时连接比较器U1的第3管脚，所述电阻器R7的另一端连接地网络，所述比较器U1的第4管脚与信号采样接收模块相连，所述比较器U1的第5管脚与电源网络V1连接，所述比较器U1的第2管脚与地网络相连，所述比较器U1的第1管脚与所述PMOS管K4的栅极相连，所述PMOS管K4的漏极与电源网络V1相连，所述PMOS管K4的源极与电压转换及逻辑控制模块相连接。
4.根据权利要求1所述的Mbus接口控制电路，其特征在于，所述信号采样接收模块包括采样电阻R8，比较器U3，采样放大器U4以及电阻器R9、R10，所述采样电阻R8的一端分别与电源网络V2、所述采样放大器U4的第3管脚连接，所述采样电阻R8的另一端分别与所述采样放大器U4的第2管脚、所述电压转换及逻辑控制模块相连接，所述采样放大器U4的第4管脚与电源网络V2相连接，所述采样放大器U4的第5管脚与地网络连接，所述采样放大器U4的第1管脚分别与所述比较器U3的第4管脚和逻辑限流保护模块连接，所述电阻器R9一端与电源网络V1连接，所述电阻器R9另一端分别与电阻器R10的一端、所述比较器U3的第3管脚连接，所述电阻器R10的另一端与地网络连接，所述比较器U3的第5管脚与电源网络V1连接，所述比较器U3的第1管脚与所述主机的RXD接口连接，所述比较器U3的第2管脚与地网络连接。
5.根据权利要求1-4任一项所述的Mbus接口控制电路，其特征在于，所述电压转换及逻辑控制模块包括第一运放模块U2、PMOS管K3、电阻器R4和R5，所述第一运放模块U2的第2管脚与所述电平控制参考模块连接，所述第一运放模块U2的第3管脚分别与所述逻辑限流保护模块、电阻器R4和R5连接点P1相连，所述第一运放模块U2的第4管脚与电源网路V2连接，所述第一运放模块U2的第5管脚与地网络连接，所述第一运放模块U2的第1管脚与所述PMOS管K3的栅极连接；所述PMOS管K3的源极分别与所述电阻器R4一端和所述M_BUS接口模块相连接，所述PMOS管K3的漏极与所述信号采样接收模块相连；所述电阻器R4的另一端与电阻器R5的一端相连接，电阻器R5的另一端分别与地网络和M_BUS接口模块相连接。
6.根据权利要求5所述的Mbus接口控制电路，其特征在于，所述M_BUS接口模块包括MBUS+接口和MBUS-接口。
7.根据权利要求6所述的Mbus接口控制电路，其特征在于，所述PMOS管K3的源极与所述M_BUS接口模块的MBUS+接口相连接，所述电阻器R5的另一端与M_BUS接口模块的MBUS-接口相连接。
8.根据权利要求5所述的Mbus接口控制电路，其特征在于，所述第一运放模块U2的第3管脚与所述逻辑限流保护模块的所述PMOS管K4的源极相连接。
9.根据权利要求5所述的Mbus接口控制电路，其特征在于，所述Mbus接口控制电路还包括通信接口，所述电平控制参考模块的NMOS管K1的栅极通过所述通信接口与所述主机的TXD接口连接，所述信号采样接收模块的比较器U3的第1管脚通过所述通信接口与所述主机的RXD接口连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201821955662.4U CN209118269U (zh) | 2018-11-26 | 2018-11-26 | 一种Mbus接口控制电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201821955662.4U CN209118269U (zh) | 2018-11-26 | 2018-11-26 | 一种Mbus接口控制电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN209118269U true CN209118269U (zh) | 2019-07-16 |
Family
ID=67206527
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201821955662.4U Withdrawn - After Issue CN209118269U (zh) | 2018-11-26 | 2018-11-26 | 一种Mbus接口控制电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN209118269U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109471825A (zh) * | 2018-11-26 | 2019-03-15 | 京信通信系统（中国）有限公司 | 一种Mbus接口控制电路 |
| CN111404548A (zh) * | 2020-05-12 | 2020-07-10 | 普源精电科技股份有限公司 | 一种参考电压电路及传输方法 |
-
2018
- 2018-11-26 CN CN201821955662.4U patent/CN209118269U/zh not_active Withdrawn - After Issue
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109471825A (zh) * | 2018-11-26 | 2019-03-15 | 京信通信系统（中国）有限公司 | 一种Mbus接口控制电路 |
| CN109471825B (zh) * | 2018-11-26 | 2024-04-02 | 京信网络系统股份有限公司 | 一种Mbus接口控制电路 |
| CN111404548A (zh) * | 2020-05-12 | 2020-07-10 | 普源精电科技股份有限公司 | 一种参考电压电路及传输方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105139628B (zh) | 一种用于主机端的mbus电路 | |
| CN209118269U (zh) | 一种Mbus接口控制电路 | |
| CN204215266U (zh) | 用于远程调试系统的远程调试器 | |
| CN102739348B (zh) | 一种解码电路 | |
| CN205068755U (zh) | 一种用于主机端的mbus电路 | |
| CN101888182B (zh) | 具有功率接收器的dc-dc转换器 | |
| CN205725459U (zh) | 一种自适应开关电源均流电路 | |
| CN104460660A (zh) | 用于远程调试系统的远程调试器 | |
| CN109471825A (zh) | 一种Mbus接口控制电路 | |
| CN207398813U (zh) | 过流保护电路和电子设备 | |
| CN206975450U (zh) | 一种光电直读器的mbus电路 | |
| CN202550887U (zh) | 一种llc的死区时间自适应调节结构 | |
| CN108809293A (zh) | 一种电压自适应数字量输入电路 | |
| CN104900043A (zh) | 具有短路自保护功能的仪表总线转换电路 | |
| CN204833682U (zh) | 具有短路自保护功能的仪表总线转换电路 | |
| CN209731257U (zh) | 光纤收发器 | |
| CN113708767A (zh) | 低压开关柜消防联动智能控制装置 | |
| CN102624241A (zh) | 一种llc的死区时间自适应调节结构 | |
| CN209460606U (zh) | 一种基于gprs通信的控制系统 | |
| CN203368153U (zh) | 一种低压断路器用智能控制器 | |
| CN208386120U (zh) | 带折返电流的过流保护电路 | |
| CN204480242U (zh) | 一种M-Bus接口电路 | |
| CN103364632A (zh) | 智能数显仪表 | |
| CN203465353U (zh) | 一种电阻检测电路 | |
| CN204241953U (zh) | 可进行远程停电复位和远程监控的远程调试系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20200201 Address after: 510663 Guangzhou Science City, Guangdong Shenzhou Road, No. 10 Patentee after: COMBA TELECOM SYSTEMS (CHINA) Ltd. Address before: 510663 Shenzhou Road 10, Guangzhou Science City, Guangdong, Guangzhou Co-patentee before: COMBA TELECOM SYSTEMS (GUANGZHOU) Ltd. Patentee before: COMBA TELECOM SYSTEMS (CHINA) Ltd. Co-patentee before: COMBA TELECOM TECHNOLOGY (GUANGZHOU) Ltd. Co-patentee before: TIANJIN COMBA TELECOM SYSTEMS Ltd. |
|
| TR01 | Transfer of patent right | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 510663 Shenzhou Road 10, Science City, Guangdong, Guangzhou Patentee after: Jingxin Network System Co.,Ltd. Address before: 510663 Shenzhou Road 10, Science City, Guangdong, Guangzhou Patentee before: COMBA TELECOM SYSTEMS (CHINA) Ltd. |
|
| CP01 | Change in the name or title of a patent holder | ||
| AV01 | Patent right actively abandoned |
Granted publication date: 20190716 Effective date of abandoning: 20240402 |
|
| AV01 | Patent right actively abandoned |
Granted publication date: 20190716 Effective date of abandoning: 20240402 |