CN206147610U

CN206147610U - 一种高速数据采集卡

Info

Publication number: CN206147610U
Application number: CN201621136061.1U
Authority: CN
Inventors: 张磊; 孙丰; 徐丽娟; 邵立智; 张璐; 王子琼
Original assignee: Chongqing University of Post and Telecommunications
Current assignee: Chongqing University of Post and Telecommunications
Priority date: 2016-10-12
Filing date: 2016-10-12
Publication date: 2017-05-03
Anticipated expiration: 2026-10-12

Abstract

本实用新型主要涉及一种数据采集领域，涉及一种高速数据采集卡。高速数据采集卡信号调理电路的输出端连接着多路选择开关的输入端；多路选择开关的输出端连接着数据转换模块的输入端；数据转换模块的输出端连接着数据缓冲模块的输入端；数据缓冲模块的输出端连接着存储模块的输入端；存储模块的输出端连接着总线；总线连接着控制电路的输入端；控制电路的输出端连接着数据缓冲模块的输入端；时钟电路的输出端连接着控制电路的输入端；总线连接着电源模块的输入端。本实用新型一种高速数据采集卡，输入模拟信号经过信号调理电路处理后，传送到数据转换模块进行模数转换，转换后进行存储并通过总线进行数据传送，总线反馈控制信号实现闭环控制。

Description

一种高速数据采集卡

技术领域

本实用新型主要涉及一种数据采集领域，更具体地说，涉及一种高速数据采集卡。

背景技术

计算机技术在飞速发展，微机应用日益普及深入，微机在通信、自动化、工业自动控制、电子测量、信息管理和信息系统等方面得到广泛的应用。在冶金、化工、医学和电器性能测试等许多应用场合需要同时对多通道快变的模拟信号进行采集、预处理、暂存和向上位机传送，再由上位机进行数据分析处理、自动报表生产、信号波形显示和输出打印等处理。随着大规模集成电路技术的迅速发展，微处理器、存储器、输入/输出等外围接口器件的性能不断提高，体积越来越小，价格越来越低，使数据采集器不断向智能化、小型化发展，使智能化仪器的研制已经成为当今研制的主要方向。

实用新型内容

本实用新型主要解决的技术问题是提供一种高速数据采集卡，其结构简单，输入模拟信号经过信号调理电路处理后，传送到数据转换模块进行模数转换，转换后进行存储并通过总线进行数据传送，总线反馈控制信号实现闭环控制。

为解决上述技术问题，本实用新型一种高速数据采集卡包括信号调理、多路选择开关、数据转换模块、数据缓冲模块、存储模块、控制电路、总线、时钟电路、电源模块，其结构简单，输入模拟信号经过信号调理电路处理后，传送到数据转换模块进行模数转换，转换后进行存储并通过总线进行数据传送，总线反馈控制信号实现闭环控制。

其中，所述信号调理电路的输出端连接着多路选择开关的输入端；所述多路选择开关的输出端连接着数据转换模块的输入端；所述数据转换模块的输出端连接着数据缓冲模块的输入端；所述数据缓冲模块的输出端连接着存储模块的输入端；所述存储模块的输出端连接着总线；所述总线连接着控制电路的输入端；所述控制电路的输出端连接着数据缓冲模块的输入端；所述时钟电路的输出端连接着控制电路的输入端；所述总线连接着电源模块的输入端；所述电源模块的输出端连接着数据缓冲模块的输入端；所述电源模块的输出端连接着数据转换模块的输入端；所述电源模块的输出端连接着多路选择开关的输入端；所述电源模块的输出端连接着信号调理电路的输入端。

作为本实用新型的进一步优化，本实用新型一种高速数据采集卡所述多路选择开关采用AD508A多路选择芯片。

作为本实用新型的进一步优化，本实用新型一种高速数据采集卡所述数据转换模块采用AD9283模数转换芯片。

作为本实用新型的进一步优化，本实用新型一种高速数据采集卡所述存储模块采用CY7C24261FIFO缓存器。

作为本实用新型的进一步优化，本实用新型一种高速数据采集卡所述控制电路采用EPM7128SCL芯片。

作为本实用新型的进一步优化，本实用新型一种高速数据采集卡所述时钟模块采用DS1302时钟芯片。

控制效果：本实用新型一种高速数据采集卡，其结构简单，输入模拟信号经过信号调理电路处理后，传送到数据转换模块进行模数转换，转换后进行存储并通过总线进行数据传送，总线反馈控制信号实现闭环控制。

附图说明

下面结合附图和具体实施方法对本实用新型做进一步详细的说明。

图1为本实用新型一种高速数据采集卡的硬件结构图。

图2为本实用新型一种高速数据采集卡的数据转换模块、数据缓冲模块、控制模块原理图。

图3为本实用新型一种高速数据采集卡的多路选择开关原理图。

图4为本实用新型一种高速数据采集卡的存储模块原理图。

图5为本实用新型一种高速数据采集卡的时钟电路原理图。

图6为本实用新型一种高速数据采集卡的电源模块原理图。

图7为本实用新型一种高速数据采集卡的信号调理电路原理图

具体实施方式

具体实施方式一：

结合图1、2、3、4、5、6、7说明本实施方式，本实施方式所述一种高速数据采集卡包括信号调理、多路选择开关、数据转换模块、数据缓冲模块、存储模块、控制电路、总线、时钟电路、电源模块，其结构简单，输入模拟信号经过信号调理电路处理后，传送到数据转换模块进行模数转换，转换后进行存储并通过总线进行数据传送，总线反馈控制信号实现闭环控制。

其中，所述信号调理电路的输出端连接着多路选择开关的输入端，信号调理电路用于将输入的信号进行处理，使信号符合模数转换模块的输入标准，信号调理电路与多路选择开关通过A4、A5相连接。

所述多路选择开关的输出端连接着数据转换模块的输入端，当输入的信号时多路时，采用多路选择开关控制数据输入，防止数据混乱，多路选择开关与数据转换模块通过PWD相连接。

所述数据转换模块的输出端连接着数据缓冲模块的输入端，数据转换模块用于将输入的模拟信号转换为数字信号。

所述数据缓冲模块的输出端连接着存储模块的输入端，数据缓冲模块用于将输出的数据进行缓冲处理，数据缓冲模块与存储模块通过2D1、2D2、2D3、2D4、2D5、2D6、2D7、2D8相连接。

所述存储模块的输出端连接着总线，存储模块用于存储采集到的信号，存储模块与总线通过A0到A15口相连接。

所述总线连接着控制电路的输入端，总线用于将采集到的数据进行数据传输。

所述控制电路的输出端连接着数据缓冲模块的输入端，控制电路使整个采集卡的控制核心，负责地址译码、多路开关选通、A/D转换启动等操作。

所述时钟电路的输出端连接着控制电路的输入端，时钟电路用于为控制系统提供标准时间，时钟电路与控制电路通过WCLK口相连接。

所述总线连接着电源模块的输入端，电源模块与总线之间用于传送电能。

所述电源模块的输出端连接着数据缓冲模块的输入端，电源模块为数据缓冲模块进行供电，数据缓冲模块与电源模块通过VCC口相连接。

所述电源模块的输出端连接着数据转换模块的输入端，电源模块为数据转换模块进行供电，数据转换模块与电源模块通过VCC口相连接。

所述电源模块的输出端连接着多路选择开关的输入端，电源模块为多路选择开关进行供电，电源模块与多路选择开关通过VCC口相连接。

所述电源模块的输出端连接着信号调理电路的输入端，电源模块为信号调理电路进行供电，电源模块与信号调理模块通过VCC口相连接。

具体实施方式二：

结合图1、2、3、4、5、6、7说明本实施方式，所述多路选择开关采用AD508A多路选择芯片。多路选择器是数据选择器的别称。在多路数据传送过程中，能够根据需要将其中任意一路选出来的电路，叫做数据选择器，也称多路选择器或多路开关。

具体实施方式三：

结合图1、2、3、4、5、6、7说明本实施方式，所述数据转换模块采用AD9283模数转换芯片。所述AD9238模数转换芯片是ANALOG DEVICE公司生产的高速8位模数转换器，它采用先进CMOS制作工艺，提供20脚表面贴装封装形式。片内集成高性能采样和保持放大器，输入信号可采用单输入或差分输入；处理输入电压峰峰值在0～1V之间的模拟信号；采用单+3V模拟电源和单+3V数字电源；片内提供+1.2～+1.3V的参考电压；最高抽样速率可达100MSPS；具有高速并行输出接口。

具体实施方式四：

结合图1、2、3、4、5、6、7说明本实施方式，所述存储模块采用CY7C24261FIFO缓存器。存储模块选用的FIFO器件是CYPRESS公司生产的高速、低功耗、先入先出存储器芯片CY7CA261。它的容量为16K×9位，读写周期为10ns，支持异步和同步读写操作，写数据和读数据分别具有时钟和使能信号，具有“空、满、可编程几乎空、可编程几乎满”四个状态标志位，没有绝对地址的概念，只有读指针和写指针的相对位置，只要标志不为0，就可以进行写操作，只要标志不为0，就可以进行读操作，读写操作可以同时进行。

具体实施方式五：

结合图1、2、3、4、5、6、7说明本实施方式，所述控制电路采用EPM7128SCL芯片。所述控制电路选用一片Altera公司生产的EPM7128SLC84-6CPLD作为核心处理芯片，它具有高阻抗、电可擦除等特点，可用门单元为2500个，有64个用户可用I/O引脚，工作电压为+5V，管脚间最大延迟为5ns，采用PLCC-84封装，通过JTAG接口可实现在线编程。

具体实施方式六：

结合图1、2、3、4、5、6、7说明本实施方式，所述时钟模块采用DS1302时钟芯片。DS1302是美国DALLAS公司推出的一种高性能、低功耗、带RAM的实时时钟电路，它可以对年、月、日、周、时、分、秒进行计时，具有闰年补偿功能，工作电压为2.5V～5.5V。采用三线接口与CPU进行同步通信，并可采用突发方式一次传送多个字节的时钟信号或RAM数据。DS1302内部有一个31×8的用于临时性存放数据的RAM寄存器。DS1302是DS1202的升级产品，与DS1202兼容，但增加了主电源/后备电源双电源引脚，同时提供了对后备电源进行涓细电流充电的能力。

本实用新型一种高速数据采集卡的工作原理为：本实用新型一种高速数据采集卡输入模拟信号经过信号调理电路进行处理，处理后的电路输出到多路选择开关，选择开关选择一路输入的信号，选择出的模拟信号经过数据转换模块将信号转换为数字信号，转换后的信号经过数据缓冲模块进行缓冲处理，将信号存储到存储模块，或者通过总线进行传输，总线将数据输出到控制电路，控制电路输出控制信号控制缓冲电路，实现闭环控制，时钟电路为控制电路提供标准时间，电源模块为各模块进行供电。

虽然本实用新型已以较佳的实施例公开如上，但其并非用以限定本实用新型，任何熟悉此技术的人，在不脱离本实用新型的精神和范围内，都可以做各种改动和修饰，因此本实用新型的保护范围应该以权利要求书所界定的为准。

Claims

1.一种高速数据采集卡，其特征在于，所述高速数据采集卡包括信号调理、多路选择开关、数据转换模块、数据缓冲模块、存储模块、控制电路、总线、时钟电路、电源模块，所述信号调理电路的输出端连接着多路选择开关的输入端；所述多路选择开关的输出端连接着数据转换模块的输入端；所述数据转换模块的输出端连接着数据缓冲模块的输入端；所述数据缓冲模块的输出端连接着存储模块的输入端；所述存储模块的输出端连接着总线；所述总线连接着控制电路的输入端；所述控制电路的输出端连接着数据缓冲模块的输入端；所述时钟电路的输出端连接着控制电路的输入端；所述总线连接着电源模块的输入端；所述电源模块的输出端连接着数据缓冲模块的输入端；所述电源模块的输出端连接着数据转换模块的输入端；所述电源模块的输出端连接着多路选择开关的输入端；所述电源模块的输出端连接着信号调理电路的输入端。

2.根据权利要求1所述的一种高速数据采集卡，其特征在于：所述多路选择开关采用AD508A多路选择芯片。

3.根据权利要求1所述的一种高速数据采集卡，其特征在于：所述数据转换模块采用AD9283模数转换芯片。

4.根据权利要求1所述的一种高速数据采集卡，其特征在于：所述存储模块采用CY7C24261 FIFO缓存器。

5.根据权利要求1所述的一种高速数据采集卡，其特征在于：所述控制电路采用EPM7128SCL芯片。

6.根据权利要求1所述的一种高速数据采集卡，其特征在于：所述时钟模块采用DS1302时钟芯片。