CN109030926A - 多通道电压采集模块 - Google Patents

Abstract

本发明公开了一种多通道电压采集模块，利用本发明电路组成结构简单，易扩展、功耗低。并通过下述技术方案实现：模数转换芯片AD7327通过高速串行外设接口SPI连接包含了大规模可编程门阵列FPGA的模块支持单元MSU而组成多通道电压采集的核心硬件架构；板载电压通用标准电路单元将板载电压模拟信号输入到AD7327中的内置模拟通道选择器，模拟通道选择器根据IN0至IN7通道依次选择板载电压通用标准电路单元先后输出的电压选择信号到模数转换器ADC进行模数转换，控制逻辑寄存器将产生的电压范围为0～10V的控制参数反馈到模数转换器ADC，列化出高数串行总线至DIN总线转串口，读取转换结果到AD7327驱动器中完成模数转换的循环。

Description

多通道电压采集模块

技术领域

本发明涉及一种多通道电压采集模块，其为用于航空电子系统中通用功能模块和通用处理模块的健康状态检测提供了多种电压同时需要采集的多通道电压采集模块。

技术背景

在测量仪器中，数据的采集是必须的，而且数据采集器的好坏直接影响测量仪器的测量精度。具有一个精度高、转换速度快、性能稳定的数据采集器的测量仪器才能符合测量的要求。应用在工业控制现场，常常需要采集大量的现场数据，如电压、电流、温度、气压等，并将这些数据采集模块采集的数据传输到主机上进行处理，由主机根据这些处理的结果，将控制信号传输给现场执行模块进行各种操作。在数据采集及处理行业快速发展的今天，数据采集已经广泛应用于各个领域。国外各种数据采集器的先后问世，将数据采集带入了一个全新的时代。数据采集系统根据不同的应用需求有不同的定义，这使得多功能数据采集系统的发展尤为重要。数据采集是智能仪表，自动控制系统中不可缺少的部分。如果单片机本身带接口，则必须扩展存储系统程序EPROM，以构成一个完整的数据采集系统。

基于A/D变换的数据采集模块是组建航空电子系统中通用模块不可缺少的一个关键部件。为解决航空电子系统不标准的问题，北大西洋公约组织(NATO)成立了联合标准航空电子系统结构委员会(AlliedStandardAvionicsArchitectureConcil,ASSAAC)。目前，ASSAAC标准已经发布了5个标准：软件标准、封装标准、通信及网络标准、通用功能模块标准及系统相关问题指南标准。同时，ASSAAC定义了通用功能模块和通用处理模块两种标准硬件类型。为进一步降低成本，模块由一系列的通用标准电路单元集进行构造。这些通用标准单元集包括图7所示的作为航空电子模块重要组成部分的模块支持单元MSU(ModuleSupport Unit)、电源支持单元PSU(Power Support Unit)、路由单元RU()、网络接口单元NIU(Network Interface Unit)、PU(Processing Unit)，模块物理接口是电源的输入接口和网络的输入输出接口。其中MSU负责监视和控制模块运行，提供模块BIT检测、初始化配置、维护测试等功能，完成模块健康状态检测和模块故障管理的数据采集输入。模块内部芯片的供电电压的状态是模块健康状态的重要检测指标，是故障管理的重要数据输入。

目前的航空电子模块内部电压的检测多根据自身模块的特点采用的电压采集方法也不同：或利用模块中集成模数转换功能的DSP来采集模块内的电压，或利用模块中集成模数转换功能的高性能大规模可编程门阵列FPGA来采集模块内的电压，或采用多个单路的模数转换芯片来采集模块内的电压。同一个系统中也无法形成统一标准的电压采集方法。

国内在研的模数转换芯片多是单通道的模数转换器，一片芯片只能采集一路电压信号，用在模块内部进行电压采集就需要多片芯片，需要的数字接口的数量也会随着芯片数量成倍增加，不利于高集成度航空电子模块的设计。目前，限于通用功能模块和通用处理模块的MSU单元多使用没有集成模数转换功能的大规模可编程门阵列(FPGA)，模块的健康状态检测结果多需要在没有集成模数转换功能的FPGA内部转换成并行数据进行上报，因此，需要对FPGA扩充SPI接口，并转换成并行数据进行上报电压检测结果。

发明内容

本发明的目的是针对上述现有技术的不足之处，提供一种电路组成结构简单，易扩展、功耗低，且能够为通用功能模块和通用处理模块提供8通道的多通道电压采集模块。

为达到上述发明目的，提出的一种多通道电压采集模块，包括：八通道连接待采集的板载电压通用标准电路单元的模数转换芯片AD7327，其特征在于：模数转换芯片AD7327通过高速串行外设接口SPI连接包含了大规模可编程门阵列FPGA的模块支持单元MSU而组成多通道电压采集的核心硬件架构；板载电压通用标准电路单元将板载电压模拟信号输入到AD7327中的内置模拟通道选择器，模拟通道选择器根据IN0至IN7通道依次选择板载电压通用标准电路单元先后输出的电压选择信号到模数转换器ADC进行模数转换，板载电压通用标准电路单元任何一个接口的电压信号进入模数转换器ADC后则开始转换，输入电压信号经过A/D转换后成为数字信号，然后将模拟电压信号转换成的数字信号传给控制逻辑寄存器，控制逻辑寄存器将产生的电压范围为0～10V的控制参数反馈到模数转换器ADC，同时将通道选择参数反馈至模拟通道选择器来选择IN0～IN7通道中的一个输入通道作为模数转化器的输入，控制逻辑寄存器列化出高数串行总线至DIN总线转串口、串行时钟SCLK、片选信号CS、数据输出DOUT管脚，FPGA通过四个信号接口读取转换结果到AD7327驱动器的寄存器中，完成一次模数转换的循环。

本发明相比于现有技术具有如下有益效果：

电路组成结构简单。本发明结合现有微电子技术的发展成果，采用外围电路简单的模数转换芯片AD7327通过高速串行外设接口SPI连接大规模可编程门阵列FPGA，组成多通道电压采集的核心硬件架构；采用了高度集成的AD7327模拟芯片来替代分立元件，大大减少了元件数量，节省了PCB空间，减少了电源种类。其中的FPGA能够容易的实现与AD7327的SPI接口的连接，共占用接口4个，采用AD7327内部电压作为模数转换的参考电压，只需要提供3.3V电压和控制输入轨到轨边界的电压，易于在模块中获得。

易扩展。本发明采用大容量可编程逻辑器件作为模块的逻辑控制单元和数据存储单元，采用了无处理器的体系结构，实现了对多通道输入信号的并行处理和高速存储传输。充分利用了FPGA的逻辑宏单元、存储器块、模拟通道选择器等资源，实现了不同通道数应用场合下最高采集时钟和存储深度的优化配置，并支持多种触发模式。基于AD7327的驱动接口及全通道模数转换流程，整个电压采集流程采用AD7327全通道模数转换流程：首先开启电源，AD7327供电稳定，大规模可编程门阵列(FPGA)供电正常，加载程序成功并正常工作；之后，FPGA中的AD7327驱动器依次向AD7327的输入范围寄存器1、AD7327的输入范围寄存器2、AD7327的通道选择寄存器写入对应的值来配置控制参数(如输入电压范围为0～10V的选择参数、参考电压为内部参考的选择参数、选择编码格式为补码格式的选择参数等)；然后，FPGA中的AD7327驱动器向AD7327的写入“0000000000000000”，启动ADC通道IN0的转换，并读取转换结果到AD7327驱动器的寄存器中；最后，依次AD7327的通道IN1、IN2、IN3、IN4、IN5、IN6、IN7的模拟输入信号进行模数转换并读取转换结果。有益于FPGA外扩SPI接口对AD7327的控制和电压模数转换结果的采集，AD7327的驱动的数据输入和输出均采用并行数据格式，使得该驱动封装接口对外易扩展。模数转换芯片AD7327采用状态机的软件架构使得AD7327驱动器程序流程更具层次化，增强了软件的可读性和规范性。

功耗低。本发明采用AD7327模数转换器在吞吐率为500ksps极端模式下进行全通道转换，最大功耗不超过17mW，有益于航空电子模块对低功耗的严苛要求。整个系统的硬件电路采用AD7327模数转换器作为前端数据采集芯片，对模拟信号的采集和前期处理，进行单端8路或差分8路数据采集的测试。测试结果表明本发明能够将采集的数据通过AD7327模数转换器采集精度高，数据稳定性好。板载电压通用标准电路单元将板载电压模拟信号输入到AD7327中的内置模拟通道选择器，模拟通道选择器根据IN0至IN7通道依次选择板载电压通用标准电路单元先后输出的电压选择信号到模数转换器ADC进行模数转换，板载电压通用标准电路单元任何一个接口的电压信号进入模数转换器ADC后则开始转换，输入电压信号经过A/D转换后成为数字信号，然后将模拟电压信号转换成的数字信号传给控制逻辑寄存器，控制逻辑寄存器将产生的电压范围为0～10V的控制参数反馈到模数转换器ADC，同时将通道选择参数反馈至模拟通道选择器来选择IN0～IN7通道中的一个输入通道作为模数转化器的输入，控制逻辑寄存器列化出高数串行总线至DIN总线转串口、串行时钟SCLK、片选信号CS、数据输出DOUT管脚，FPGA通过四个信号接口读取转换结果到AD7327驱动器的寄存器中，完成一次模数转换的循环来监控模块内部芯片的供电电压5V、3.3V、2.5V、1.8V、1.2V、1.05V、1.0V等的电压状态，并通过MSU进行检测结果采集。实现了航空电子通用模块健康管理中板载多路电压甚至负电压的采集和模数转换结果的传输，且能够为通用功能模块和通用处理模块提供8通道的电压采集。

本发明采用AD7327全通道模数转换方案，在航空电子领域中通用功能模块和通用处理模块的健康管理方面有很好的应用前景。

附图说明

为了更清楚地理解本发明，参照本发明实施过程和附图，来描述本发明，其中：

图1是本发明多通道电压采集模块的电路原理示意图。

图2是图1模数转换芯片AD7327驱动器的接口信号图。

图3是图2模数转换芯片AD7327驱动器的读时序图。

图4是图2模数转换芯片AD7327驱动器的写时序图。

图5是图2模数转换芯片AD7327驱动器内部的状态机转换图。

图6是图2模数转换芯片AD7327全通道模数转换流程图。

图7是航空电子模块组成部分的模块支持单元MSU示意图。

具体实施方式

参阅图1。在以下描述的实施例中，一种多通道电压采集模块，包括：八通道连接待采集的板载电压通用标准电路单元的模数转换芯片AD7327。模数转换芯片AD7327通过高速串行外设接口SPI连接包含了大规模可编程门阵列FPGA的模块支持单元MSU而组成多通道电压采集的核心硬件架构；板载电压通用标准电路单元将板载电压模拟信号输入到AD7327中的内置模拟通道选择器，模拟通道选择器根据IN0至IN7通道依次选择板载电压通用标准电路单元先后输出的电压选择信号到模数转换器ADC进行模数转换，板载电压通用标准电路单元任何一个接口的电压信号进入模数转换器ADC后则开始转换，输入电压信号经过A/D转换后成为数字信号，然后将模拟电压信号转换成的数字信号传给控制逻辑寄存器，控制逻辑寄存器将产生的电压范围为0～10V的控制参数反馈到模数转换器ADC，同时将通道选择参数反馈至模拟通道选择器来选择IN0～IN7通道中的一个输入通道作为模数转化器的输入，控制逻辑寄存器列化出高数串行总线至DIN总线转串口、串行时钟SCLK、片选信号CS、数据输出DOUT管脚，FPGA通过四个信号接口读取转换结果到AD7327驱动器的寄存器中，完成一次模数转换的循环。

模数转换芯片AD7327包含了串联在模拟通道选择器与控制逻辑寄存器之间的模数转换器ADC，其中，控制逻辑寄存器包含控制输入范围的寄存器1、控制输入范围的寄存器2和控制通道选择的寄存器。控制输入范围的寄存器1保存控制通道IN0、IN1、IN2、IN3四个通道的电压输入范围的参数，控制输入范围的寄存器2保存控制通道IN4、IN5、IN6、IN7四个通道的电压输入范围的参数，控制通道选择的寄存器保存通道顺序选择的参数。

模块支持单元MSU包含设置在大规模可编程门阵列FPGA中带有输入\输出管脚的AD7327驱动器。

控制逻辑寄存器列化出高数串行总线，通过高速串行总线的输入数据管脚DIN、高速串行总线的时钟输入管脚SCLK、高速串行总线的片选管脚CS和高速串行总线的数据输出管脚DOUT分别连接至AD7327驱动器的adc_sdo_i、ad_sclk_o、adc_cs_n_o、ad_sdi_o四个信号接口。待采集的板载电压，例如3.3V、2.5V、1.8V、1.1V、1.0V等模拟信号通过AD7327的IN0～IN7管脚输入到模拟通道选择器，模拟通道选择器根据通道选择信号依次选择IN0至IN7先后输出到模数转换器进行模数转换，转换结果输出到控制逻辑寄存器，控制逻辑寄存器输出控制参数到模数转换器，控制逻辑寄存器输出通道选择参数到模拟通道选择器来选择IN0～IN7通道中的一个输入通道作为模数转化器的输入。

模数转换芯片AD7327可以采用TI公司生产的一款通道12位带符号位的逐次逼近型的模数转换芯片ADC，该ADC采样率为500kSPS8，配有一个高速串行接口，最高呑吐量可达500kSPS。AD7327可输入真双极性模拟信号，它有四种软件可选输入范围：±10V、±5V、±2.5V和0至10V。每个模拟输入通道支持独立编程，可设为四个输入范围之一。AD7327中的模拟输入通道可通过编程设为单端、真差分或伪差分三种模式。该ADC内置一个2.5V的基准电压，也可采用外部基准。如果在REFIN/OUT引脚上施加3V基准电压，AD7327则可接受±12V真双极性模拟输入。对于±12V输入范围，需采用最低±12V的VDD和VSS电源。检测电压范围可以软件配置成四种：-10V～+10V，-5V～+5V，-2.5V～+2.5V，0V～10V，数字输出接口为高速串行外设接口(Serial Peripheral Interface,SPI)。

模数转换芯片AD7327的高速串行总线接口部分信号包括串行数据输入信号adc_sdo_i、串行数据输出信号ad_sdi_o、串行时钟输出信号ad_sclk_o、片选输出信号adc_cs_n_o。

在大规模可编程门阵列(FPGA)中首先封装了处理程序软件和AD7327驱动器。AD7327驱动器完成AD7327内部控制逻辑寄存器的配置，采用状态机将来自模数转换芯片AD7327的转换结果数据写入AD7327驱动器的逻辑寄存器。当通用功能模块或通用处理模块开启电源，FPGA程序加载完成后，产生复位信号reset_n_i＝0使得状态机处于空等待状态，当复位信号reset_n_i＝1变为高电平时，复位结束，等待1个100MHz的时钟周期，状态机进入AD7327开始转换状态，开始进行预定通道的模数转换；等待1个100MHz的时钟周期后状态机进入AD7327驱动器，将转换结果数据写入AD7327驱动器寄存器状态，该状态持续16个周期的10MHz的时钟周期，之后状态机进入片选延时状态，确保AD7327驱动器内表征转换结果数据的寄存器稳定；等待1个10MHz的时钟周期之后进入传输数据状态，此时data_rd_ready_o＝1(其他状态为0)，此时data_o[15:0]有效，可以读出对应通道的模数转换结果；等待1个100MHz的时钟周期后状态机进入等待结束状态，该状态持续等待完成一次转换的周期数(完成1次转换的周期数是198个100MHz的时钟周期数)；之后状态机又进入空等待状态，完成一次模数转换的循环。FPGA中的AD7327驱动器采用状态机的软件架构使得程序流程更具层次化，增强了软件的可读性和规范性。

参阅图2。自FPGA内部的AD7327驱动器的接口分为时钟和复位接口部分，AD7327驱动器的控制信号和数据接口部分，AD7327的高速串行总线接口部分。时钟和复位接口接收的时钟和复位接口信号包括：FPGA产生的100MHz时钟提供给AD7327的主时钟fpga_clk_i，输入给AD7327高速串行时钟的时钟源adc_clk_i，由FPGA的100MHz时钟分频提供给AD7327驱动器的复位信号reset_n_i，复位AD7327驱动器中的复位信号量的初始值为低时有效。控制信号和数据接口接收的控制信号和数据接口信号包括：写入AD7327寄存器的使能信号wr_data_n_i，此信号为低有效，写入AD7327寄存器的16位数据data_i[15:0]；高速串行总线接口接收的信号包括：输入AD7327驱动器的串行数据输入信号adc_sdo_i；AD7327驱动器输出的信号包括，从AD7327驱动器输出端输出的模数转换结果的并行数据data_o[15:0]，AD7327驱动输出信号data_rd_ready_o、data_wr_ready_o、adc_sdi_o、adc_sclk_o和adc_cs_n_o，当电平为高时，可以从AD7327驱动输出data_o[15:0]读出模数转换结果；当电平为高时，写入AD7327的寄存器操作完成，具备再次写入的状态。

参阅图3。在模数转换芯片AD7327驱动的读时序图中，模数转换芯片AD7327的IN0～IN7各通道编码唯一。模数转换芯片AD7327以100MHz的时钟信号fpga_clk_i作为读时序的时钟源，在表征AD7327驱动输出号数据data_rd_ready_o的可读状态信号为高时，通道转换结果的并行数据data_o[15:0]有效，可以读取其中的高3位作为通道编码：“000”为IN0通道，“001”为IN1通道，依次类推，并行数据data_o[15:0]的低12位作为该通道的输出结果。

参阅图4。在模数转换芯片AD7327驱动器的写时序中，模数转换芯片AD7327以100MHz的时钟信号fpga_clk_i作为读时序的时钟源，在表征数据可写入的状态信号wr_data_n_i下降沿时开始，将已经提前1个时钟周期准备好的数据data_i[15:0]写入不同的AD7327控制逻辑寄存器，其中并行数据data_i[15:0]的高3位作为寄存器编码：“101”表征控制输入范围的寄存器1、“110”表征控制输入范围的寄存器2、“111”表征通道选择寄存器；低12位为写入该寄存器的值，当写入寄存器操作完成时，表征完成写操作的信号wr_data_ready_o变高。

参阅图5。大规模可编程门阵列FPGA采用状态机的软件架构使得AD7327驱动器程序流程更具层次化，增强了软件的可读性和规范性。AD7327驱动器内置状态机，当通用功能模块或通用处理模块开启电源，FPGA程序加载完成后，FPGA产生的复位信号reset_n_i＝0使得状态机处于空等待状态，等待1个100MHz的时钟周期后，进入AD7327开始转换状态，开始进行预定通道的模数转换，在开始模数转换状态后，依次经历将转换结果数据写入AD7327驱动的寄存器状态、片选延时状态、传输数据状态、等待结束状态，在上述状态持续等待16个周期10MHz的时钟周期之后状态机进入片选延时状态，等待1个10MHz的时钟周期之后再进入传输数据状态，此时data_rd_ready_o＝1，其他状态为0，此时并行数据data_o[15:0]有效，可以读出对应通道的模数转换结果；持续等待1个100MHz的时钟周期，状态机进入等待结束状态，完成一次模数转换的循环，确保AD7327驱动器内表征转换结果数据的寄存器稳定；完成一次模数转换的循环周期之后，状态机又进入空等待状态。模数转换的循环时钟周期数为完成1次模数转换的周期的198个100MHz个数。

参阅图6。模数转换芯片AD7327在全通道模数转换中，首先开启电源，AD7327供电稳定，大规模可编程门阵列FPGA供电正常，加载程序成功并正常工作；第二步，FPGA中的AD7327驱动器向AD7327的控制输入范围的寄存器1写入二进制“1011111111100000”来选择通道IN0、IN1、IN2、IN3的输入模拟信号的范围为0V至10V；第三步，FPGA中的AD7327驱动器向AD7327的控制输入范围的寄存器2写入二进制“1101111111100000”来选择通道IN4、IN5、IN6、IN7的输入模拟信号的范围为0V至10V；第四步，FPGA中的AD7327驱动器向AD7327的通道选择寄存器写入“1111111111100000”选择转换的通道IN0、IN1、IN2、IN3、IN4、IN5、IN6、IN7；第五步，FPGA中的AD7327驱动器向AD7327的通道控制逻辑寄存器写入二进制“10011100000011000”来选择依次转换的顺序为：通道IN0、IN1、IN2、IN3、IN4、IN5、IN6、IN7，选择参考电压为内部参考，选择输入的模拟信号为单端信号，选择编码为补码格式；第六步，启动ADC转换，从IN0开始转换，FPGA中的AD7327驱动器向AD7327写入“0000000000000000”，标志位Write_Bit＝0；第七步，然后，依次转换通道IN1、IN2、IN3、IN4、IN5、IN6、IN7，循环至第六步开启下一次的ADC转换。

本实施例能采集电压通道数可达8路，能够实现如性能：

1、输入电压范围可变：软件配置选择电压输入范围-10V～+10V；-5V～+5V；-2.5V～+2.5V；0V～+10V四种电压输入范围；

2、采样率：可达500kSPS；

3、每个通道的信噪比：大于72dB；

4、单通道数据精度：可达0.61mV/LSB(最大输入范围差为5V)；1.22mV/LSB(最大输入范围差为10V)；2.441mV/LSB(最大输入范围差为20V)；

5、单AD7327的最大功耗：17mW。

以上对本发明实施例进行了详细介绍，本文中应用了具体实施方式对本发明进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种多通道电压采集模块，包括：八通道连接待采集的板载电压通用标准电路单元的模数转换芯片AD7327，其特征在于：模数转换芯片AD7327通过高速串行外设接口SPI连接包含了大规模可编程门阵列FPGA的模块支持单元MSU而组成多通道电压采集的核心硬件架构；板载电压通用标准电路单元将板载电压模拟信号输入到AD7327中的内置模拟通道选择器，模拟通道选择器根据IN0至IN7通道依次选择板载电压通用标准电路单元先后输出的电压选择信号到模数转换器ADC进行模数转换，板载电压通用标准电路单元任何一个接口的电压信号进入模数转换器ADC后则开始转换，输入电压信号经过A/D转换后成为数字信号，然后将模拟电压信号转换成的数字信号传给控制逻辑寄存器，控制逻辑寄存器将产生的电压范围为0～10V的控制参数反馈到模数转换器ADC，同时将通道选择参数反馈至模拟通道选择器来选择IN0～IN7通道中的一个输入通道作为模数转化器的输入，控制逻辑寄存器列化出高数串行总线至DIN总线转串口、串行时钟SCLK、片选信号CS、数据输出DOUT管脚，FPGA通过四个信号接口读取转换结果到AD7327驱动器的寄存器中，完成一次模数转换的循环。

2.如权利要求1所述的多通道电压采集模块，其特征在于：模数转换芯片AD7327包含了串联在模拟通道选择器与控制逻辑寄存器之间的模数转换器ADC，其中，控制逻辑寄存器包含控制输入范围的寄存器1、控制输入范围的寄存器2和控制通道选择的寄存器。

3.控制输入范围的寄存器1保存控制通道IN0、IN1、IN2、IN3四个通道的电压输入范围的参数，控制输入范围的寄存器2保存控制通道IN4、IN5、IN6、IN7四个通道的电压输入范围的参数，控制通道选择的寄存器保存通道顺序选择的参数。

4.如权利要求1所述的多通道电压采集模块，其特征在于：模块支持单元MSU包含设置在大规模可编程门阵列FPGA中带有输入\输出管脚的AD7327驱动器。

5.如权利要求1所述的多通道电压采集模块，其特征在于：控制逻辑寄存器列化出高数串行总线，通过高速串行总线的输入数据管脚DIN、高速串行总线的时钟输入管脚SCLK、高速串行总线的片选管脚CS和高速串行总线的数据输出管脚DOUT分别连接至AD7327驱动器的adc_sdo_i、ad_sclk_o、adc_cs_n_o、ad_sdi_o四个信号接口。

6.如权利要求1所述的多通道电压采集模块，其特征在于：待采集的板载电压模拟信号通过AD7327的IN0～IN7管脚输入到模拟通道选择器，模拟通道选择器根据通道选择信号依次选择IN0至IN7先后输出到模数转换器进行模数转换，转换结果输出到控制逻辑寄存器，控制逻辑寄存器输出控制参数到模数转换器，控制逻辑寄存器输出通道选择参数到模拟通道选择器来选择IN0～IN7通道中的一个输入通道作为模数转化器的输入。

7.如权利要求1所述的多通道电压采集模块，其特征在于：AD7327驱动器完成AD7327内部控制逻辑寄存器的配置，当通用功能模块或通用处理模块开启电源，FPGA程序加载完成后，产生复位信号reset_n_i＝0使得状态机处于空等待状态，当复位信号reset_n_i＝1变为高电平时，复位结束，等待1个100MHz的时钟周期，状态机进入AD7327开始转换状态，开始进行预定通道的模数转换；等待1个100MHz的时钟周期后，将转换结果数据写入AD7327驱动器寄存器，该寄存器状态持续16个周期的10MHz的时钟周期，之后状态机进入片选延时状态，确保AD7327驱动器内表征转换结果数据的寄存器稳定；等待1个10MHz的时钟周期之后进入传输数据状态，此时data_rd_ready_o＝1，其它状态为0，此时data_o[15:0]有效，可以读出对应通道的模数转换结果；等待1个100MHz的时钟周期后状态机进入等待结束状态，持续等待完成一次转换的周期数，完成1次转换的周期数是198个100MHz的时钟周期数；之后状态机又进入空等待状态，完成一次模数转换的循环。

8.如权利要求1所述的多通道电压采集模块，其特征在于：自模数转换芯片AD7327的接口分为时钟和复位接口部分、AD7327驱动的控制信号和数据接口部分及AD7327的高速串行总线接口部分，其中，时钟和复位接口接收的时钟和复位接口信号包括：FPGA产生的100MHz时钟提供给AD7327的主时钟fpga_clk_i，输入给AD7327高速串行时钟的时钟源adc_clk_i，由FPGA的100MHz时钟分频提供给AD7327驱动器的复位信号reset_n_i，复位AD7327驱动器中的复位信号量的初始值为低时有效。

9.如权利要求1所述的多通道电压采集模块，其特征在于：控制信号和数据接口接收的控制信号和数据接口信号包括：写入AD7327寄存器的使能信号wr_data_n_i，此信号为低有效，写入AD7327寄存器的16位数据data_i[15:0]；高速串行总线接口接收的信号包括：输入AD7327驱动器的串行数据输入信号adc_sdo_i；AD7327驱动器输出的信号包括，从AD7327驱动器输出端输出的模数转换结果的并行数据data_o[15:0]，AD7327驱动输出信号data_rd_ready_o、data_wr_ready_o、adc_sdi_o、adc_sclk_o和adc_cs_n_o，当电平为高时，可以从AD7327驱动输出data_o[15:0]读出模数转换结果；当电平为高时，写入AD7327的寄存器操作完成，具备再次写入的状态。

10.如权利要求1所述的多通道电压采集模块，其特征在于：大规模可编程门阵列FPGA内置状态机，当通用功能模块或通用处理模块开启电源，FPGA程序加载完成后，FPGA产生的复位信号reset_n_i＝0使得状态机处于空等待状态，等待1个100MHz的时钟周期，进入AD7327开始转换状态，开始进行预定通道的模数转换，在开始模数转换状态后，依次经历将转换结果数据写入AD7327驱动的寄存器状态、片选延时状态、传输数据状态和等待结束状态，在上述状态持续等待16个周期10MHz的时钟周期之后状态机进入片选延时状态，等待1个10MHz的时钟周期之后再进入传输数据状态，此时data_rd_ready_o＝1，其他状态为0，此时并行数据data_o[15:0]有效，可以读出对应通道的模数转换结果；持续等待1个100MHz的时钟周期，状态机进入等待结束状态，完成一次模数转换的循环，确保AD7327驱动器内表征转换结果数据的寄存器稳定；完成一次模数转换的循环周期之后，状态机又进入空等待状态。